三電平空間矢量調制的FPGA實現

胡海兵 姚文熙 呂征宇

(1. 南京航空航天大學航空電源重點實驗室 南京 210016 2. 浙江大學電力電子國家專業(yè)實驗室 杭州 310027)

1 引言

在大功率、高電壓的應用領域，多電平拓撲因具有改善輸出波形質量、減少電壓應力和提高電壓等級等諸多優(yōu)點已成為近年來電力電子一個研究熱點[1-3]。在眾多的多電平拓撲中，二極管鉗位型三電平應用最多，國內外學者就該電路變換器展開深入研究，包括拓撲軟開關實現、中點電壓平衡策略和各種調制方法等方面[4-5]。在各種三電平的調制方法中，空間矢量調制具有較高的直流利用率等優(yōu)點，在三相系統(tǒng)中廣獲使用[6]。

雖然兩電平和三電平空間矢量調制的原理完全一樣，但是由于三電平開關狀態(tài)較多，并存在冗余和中點電壓平衡問題，因而，三電平空間矢量調制的實現要復雜得多。據目前發(fā)表的文獻，三電平空間矢量調制都是采用軟件的方法予以實現[4-8]，這種實現方法具有較好的靈活性和適用性，但也存在若干缺點：①調制算法執(zhí)行時間較長，產生較長的控制延時，從而影響控制性能。②占用較多的計算資源。為了解決這類問題，在一些應用系統(tǒng)中采用多處理器系統(tǒng)[9]，然而這種多處理器的架構將會極大增加軟硬件設計的復雜程度，同時系統(tǒng)的可靠性也會大大降低。

隨著微電子技術和 EDA（Electronic Design Automation）技術的快速發(fā)展，應用硬件實現一些復雜算法是近幾年興起的一種全新設計思想。文獻[10-11]采用FPGA實現兩電平的空間矢量調制；為了減輕處理器的計算負擔，文獻[12]用 CPLD實現基于模型參考自適應的速度估算核；文獻[13]在FPGA中實現感應電動機的直接轉矩控制。不難看出，上述幾個實現方案都借用硬件的并行性來快速實現復雜計算，因而采用硬件直接實現運算復雜的三電平空間矢量調制算法將會為上述問題提供一種較好的解決方法。本文詳細給出了三電平矢量調制算法的硬件實現方法，包括三電平空間矢量的優(yōu)化算法、關鍵數據的處理和實驗驗證。

2 三電平空間矢量原理和計算流程

2.1 基本原理[14]

二極管鉗位型三電平主電路如圖1所示，每一橋臂有四個開關管組成，相應的有效開關狀態(tài)有 3種，分別記作：P、O和N。橋臂開關狀態(tài)與終端電壓之間狀態(tài)關系見表 1，對于三相的三電平主電路有33＝27種開關狀態(tài)，總共有27個矢量，其中零矢量有3個，短矢量有12個，中矢量有6個，長矢量有6個。由這些矢量可以得出三電平矢量圖，如圖 2所示。任何一參考矢量 Vref都可以由與它相近的固定矢量來合成。為了敘述方便，把這27個矢量稱為固定矢量，同時扇區(qū)用字母標識，扇區(qū)內區(qū)域用數字標識。

圖1 二極管鉗位型三電平主電路Fig.1 Main circuit of NPC three level topology

表1 橋臂開關狀態(tài)與終端電壓關系Tab.1 Switching states and their terminal voltages

圖2 三電平空間矢量圖Fig.2 Space-vector diagram of the three-level topology

2.2 基本計算流程

根據空間矢量的基本原理，容易得到三電平空間矢量調制的實現過程，圖3為三電平空間矢量調制基本計算流程。對于任何一個參考矢量，空間矢量的合成計算在相應扇區(qū)內只需完成一次計算即可。用軟件容易實現這種計算流程，同時也不增加算法計算時間，然而若采用基于并行處理的硬件實現，那么在硬件計算資源上必須同時具備6個扇區(qū)的矢量調制計算，這將極大耗費硬件資源。為了有效地減少算法對硬件資源的需求，因此有必要對三電平空間矢量的基本計算流程進行相應優(yōu)化。

圖3 三電平空間矢量調制基本計算流程Fig.3 Basic calculation flow of three level SVPWM

3 優(yōu)化算法

由圖 2容易看出，6個扇區(qū)的幾何形狀完全相同。實際上，不同扇區(qū)內同一相對位置的參考矢量在矢量作用時間計算上存在對應關系。如圖4所示，設參考矢量落在A扇區(qū)的2小區(qū)，而參考矢量由參考矢量逆時針旋轉60°得到，根據合成矢量的伏秒平衡原則，參考矢量和分別可用式（1）和式（2）合成

圖4 在A、B扇區(qū)相差60°參考矢量Fig.4 Two reference vectors with 60° shifting in the sector A and B

由式（1）和式（2）分別易得固定矢量作用時間ta、tb和tc。把式（1）乘以旋轉因子 e-jπ/3可以轉換成式（2），具體變換為

上式說明A扇區(qū)和B扇區(qū)的固定矢量作用時間ta、tb和tc完全相等，其結果容易推廣到其他扇區(qū)。因此，矢量作用時間的計算可以通過矢量旋轉變換集中在A扇區(qū)內進行。

若能找出A扇區(qū)與其他扇區(qū)的相應參考矢量所對應開關序列的內在聯系，那么就可以在A扇區(qū)內進行開關序列的安排，然后通過開關序列的對應關系，把A扇區(qū)的開關序列映射到其他扇區(qū)內，則所有計算流程可以集中在A扇區(qū)內完成。

表2 合成6個扇區(qū)參考矢量的相電壓關系Tab.2 Relationship of phase voltages constructing the reference vectors in six sectors

相序的交換非常簡單，通過交換相之間的相應的 PWM信號就能實現。相電壓的反相則可以通過橋臂內上下橋臂之間的 PWM信號的鏡像得到，如圖5所示，若該相橋臂開關狀態(tài)為P，鏡像后，開關狀態(tài)為N，同樣當開關狀態(tài)分別為N和O，鏡像后，開關狀態(tài)分別為P和O。

圖5 PWM鏡像后的電壓反相實現Fig.5 Phase voltage reversing by mirroring PWM signals

容易推出上橋臂開關管 S1和 S2在鏡像前后占空比之間的關系，見表 3，其中 PWM輸出為對稱方式，Ts為開關周期。

表3 鏡像前后S1和S2管的占空比關系Tab.3 Relationship of on-times of S1 and S2 before and after mirroring

通過優(yōu)化算法，6個扇區(qū)計算流程可以映射到A扇區(qū)來完成，具體計算流程如圖6所示。優(yōu)化算法減少了對硬件資源的需求。

圖6 優(yōu)化計算流程圖Fig.6 Optimized calculation flow chart

4 硬件設計

根據優(yōu)化計算流程，三電平SVPWM硬件實現電路可劃分為如圖7所示的幾大功能模塊，分別為扇區(qū)判斷、參考矢量旋轉、矢量作用時間計算、小區(qū)判斷、開關時序分配、映射和轉換以及PWM發(fā)生單元。通過接口電路，MCU或DSP可以方便地操作四個寄存器，其中寄存器uα和uβ用于存放參考矢量的兩個分量，另兩個 PWM設置寄存器分別用于設置PWM開關頻率和死區(qū)時間。

圖7 三電平SVPWM硬件實現電路功能結構Fig.7 Hardware functional blocks of three level SVPWM

在硬件設計中，需要考慮計算精確度、硬件簡單性和靈活性等諸多因素。為此，本文采用若干設計措施。此外，所有的計算均采用16位的定點運算。

設計措施一：數據歸一化處理

對輸入參考矢量uα、uβ進行標幺化處理，同時對PWM占空比tx也進行標幺化處理，本文選取各自基準值為

式中 2E——母線電壓；

Ts——開關周期。

同時考慮到 PWM過調制和運算過程中系數的大小，在整個運算中統(tǒng)一采用Q14定標。

設計措施二：乘法計算處理

在計算過程中，所有乘法均涉及 3Y X= 的運算，為了減少硬件資源，本文采用把乘法變成相應的加法來實現，其具體實現過程如下：

3的整數近似值可表示為式（8）的形式

該乘法實現結構框圖如圖8所示，該方法容易用簡潔的HDL語言來實現。

圖8 基于加/減法的乘法實現結構Fig.8 Realization of multiplication based on addition/subtraction

設計措施三：溢出處理

當輸入的參考矢量位于過調制區(qū)時，運算過程就可能會出現溢出。在本設計中乘法的實現全部用加法和減法來替代，因此整個運算過程只有加法和減法這兩種運算，在可能出現溢出的加減運算中，本文采用帶有溢出符號的加減運算IP核，如圖9所示，當結果出現溢出時，需要對運算結果進行額外處理，本文依據真值表4對運算結果進行處理。

圖9 帶有溢出判斷的加/減IP核Fig.9 Addition/subtraction IP core with overflow flag

表4 加/減運算溢出處理真值表Tab.4 True table of overflow processing for addition/subtraction

5 仿真驗證

圖7所有功能模塊采用VHDL硬件描述語言實現，通過編譯、優(yōu)化和綜合把這些模塊組裝成一個完整的三電平空間矢量核。為了仿真測試方便，參考矢量輸入 uα、uβ分別存放在兩塊 ROM 中，存放長度為一完整的波形周期，共256點，如圖10所示，每次CLK從ROM中取出相應參考矢量送入三電平SVPWM電路，輸入時鐘周期為10MHz。為了直觀表示仿真結果，把仿真所得的占空比導入Matlab中用圖形方式表示，圖11只給出A相的占空比波形，B、C相與A相的占空比波形在形狀上是完全一致的，只是相差120°的相位，該圖說明占空比的計算結果正確。仿真結果驗證三電平SVPWM硬件設計正確。

圖10 參考矢量發(fā)生器Fig.10 Reference vector generator

圖11 A相上橋臂S1a、S2a管在不同調制比下的調制波形Fig.11 The modulation waveforms of switches S1a and S2a in phase A with different modulation indexes

6 實驗驗證

本文利用QuartusII 6.0對三電平空間矢量調制的頂層設計采用面積優(yōu)化方式分析和綜合，并下載到型號為EP1C6的FPGA中進行實驗驗證。表5為FPGA硬件資源使用情況。

表5 硬件電路的資源利用情況Tab.5 Resource summary of the designed hardware circuit

時序分析結果表明該三電平空間矢量調制電路運算頻率可以超過13MHz，開關周期和死區(qū)時間均可以通過寄存器進行設置。驗證平臺如圖12所示，DSP通過接口電路方便地設置開關周期和死區(qū)時間，由 PWM發(fā)生器每周期產生一次的溢出信號連接到 DSP外部中斷 INT0，在該中斷服務程序中，DSP向uα和uβ寄存器輸入參考矢量，參考矢量一個完整的波形周期為200點。試驗設置和主電路參數如下。實驗參數設置：輸入時鐘CLK 10MHz，開關頻率fs=10kHz，PWM輸出方式對稱PWM，死區(qū)時間 1.2μs；主電路參數：母線電壓200V，濾波電感Ls=1.27mH，濾波電容C=10μF（星形聯結）。

圖12 實驗驗證平臺Fig.12 Experimental setup

在實驗驗證時，采用三種典型調制比（m=0.25，0.875，1.5）對每一扇區(qū)的每個區(qū)域的計算都進行驗證。圖13為不同調制比下線電壓調制波形和濾波后的線電壓波形。圖13a為調制比m=0.25時輸出的線電壓波形，在該調制比下僅用到短矢量，因而線電壓輸出僅為3電平，幅值為100V；圖13b為較高調制比時輸出的線電壓波形，線電壓輸出為5電平。而圖13c為過調制情況下輸出的線電壓波形，由于在設計中對過調制區(qū)采用限幅措施，盡管參考矢量落在過調制區(qū)，輸出的線電壓波形依然正確。通過對三個典型調制比的輸出線電壓實驗驗證，說明該三電平空間矢量調制的硬件設計完全正確。

圖13 不同調制比的LC濾波前后AB相電壓調制波形Fig.13 Line voltages before and after LC filter with different modulation indexes

7 結論

本文用硬件方式實現了三電平空間矢量算法。為了減少對硬件資源要求，提出了一種優(yōu)化的三電平空間矢量算法。在具體硬件電路設計中，為了提高電路的適用性、靈活性和計算精確性，采用若干關鍵的數據處理設計措施。該電路既可作為 MCU或DSP的外設用于實現三電平空間矢量計算，也可以和其他功能電路組成更復雜控制硬件電路。仿真和實驗結果表明該硬件電路能在低調制到過調制的寬范圍中正確運行。

[1]Soto D, Green T C. A comparison of high-power converter topologies for the implementation of FACT controllers[J]. IEEE Transactions on Industrial Electronics, 2002, 49(5)： 1072-1080.

[2]Peng Fangzheng. A generalized multilevel inverter topology with self voltage balancing[J]. IEEE Transactions on Industry Applications, 2001, 37(2)：611-618.

[3]Lai Jih Sheng, Peng Fangzheng. Multilevel converters-a new breed of power converters[J]. IEEE Transactions on Industry Applications, 1996, 32(3)：509-517.

[4]Jae Hyeong Seo, Chang Ho Choi, Dong Seok Hyun. A new simplified space-vector PWM method for three-level inverters[J]. IEEE Transactions on Power Electronics, 2001, 16(4)： 545-550.

[5]Thomas Bruckner, Donald Grahame Holmes. Optimal pulse-width modulation for three-level inverters[J].IEEE Transactions on Power Electronics, 2005, 20(1)：82-89.

[6]Subrata K Mondal, Bimal K Bose, Valentin Oleschuk.Space vector pulse width modulation of three-level inverter extending operation into overmodulation region[J]. IEEE Transactions on Power Electronics,2003, 18(2)： 604-611.

[7]Yao Wenxi, Lu Zhengyu, Fei Wanming. Three-level SVPWM method based on two-level PWM cell in DSP[C]. Applied Power Electronics Conference and Exposition, 2004： 1720-1724.

[8]Song Q, Liu W, Yan G. DSP-based universal space vector modulator for multi-level voltage-source inverters[C]. Industrial Electronics Conference, 2003：1727-1732.

[9]Yao Wenxi, Hu Haibing, Lü Zhengyu, et al. Research on three-level inverter of six-phase synchronous motor[C]. International Power Electronics and Motion Control Conference, 2006, 2： 937-941.

[10]Tzou Ying Yu, Hsu Hau Jean. FPGA realization of space-vector PWM control IC for three-phase PWM inverters[J]. IEEE Transactions on Power Electronics,1997, 12(6)： 953-963.

[11]Zhou Zhaoyong, Li Tiecai, Takahashi Toshio. Design of a universal space vector PWM controller based on FPGA[C]. Applied Power Electronics Conference and Exposition, 2004： 1698-1702.

[12]林平, 胡長生, 李明峰, 等. 基于模型參考自適應系統(tǒng)算法的速度估算核的研制[J]. 中國電機工程學報, 2004, 24(1)： 118-123.Lin Ping, Hu Changsheng, Li Mingfeng, et al. The implement of speed estimation core based on MRAS algorithm[J]. Proceedings of the CSEE, 2004, 24(1)：118-123.

[13]Sandro Ferreira, Felipe Haffner, Luis Fernando Pereira, et al. Design and prototyping of direct torque control of induction motors in FPGAs[C]. Proceedings of the 16th Symposium on Integrated Circuits and Systems Design 2003, 2003： 105-110.

[14]Nabae A, Takahashi I, Akagi H. A new neuralpoint-clamped PWM inverter[J]. IEEE Transactions on Industry Applications, 1981, 17(5)： 518-523.