基于CPLD的矩陣鍵盤掃描模塊設(shè)計(jì)

鄭采君

（中國(guó)地質(zhì)科學(xué)院勘查地球物理勘查地球化學(xué)研究所 河北 廊坊 065000）

在基于PC104的便攜式野外測(cè)試設(shè)備的設(shè)計(jì)中，鍵盤是常用的輸入設(shè)備。對(duì)于便攜式設(shè)備野外工作時(shí)，一般使用小型（4×4）矩陣鍵盤就能滿足設(shè)備的信息輸入需要；室內(nèi)調(diào)試時(shí)，使用標(biāo)準(zhǔn)PS2鍵盤更方便、靈活。一般的做法是保留PC104的鍵盤接口用于接標(biāo)準(zhǔn)鍵盤，利用擴(kuò)展I/O接口完成小矩陣鍵盤的掃描和輸入。這樣做雖然可以實(shí)現(xiàn)設(shè)備雙鍵盤同時(shí)工作的功能，卻需耗費(fèi)大量的CPU處理時(shí)間掃描矩陣鍵盤，造成CPU處理其他信息的能力下降。而本文設(shè)計(jì)的基于CPLD的矩陣鍵盤掃描模塊能夠很好地解決上述問題。

1 矩陣鍵盤掃描原理

圖1給出了4×4矩陣鍵盤的電路圖，在圖1中KX[3..0]為掃描碼輸入，KY[3..0]為掃描碼輸出。鍵盤掃描開始時(shí)，首先置KX[3..0]=“0000”；鍵盤掃描碼寄存器和鍵盤掃描碼緩存器 Kreg[15..0]和 Kscan[15..0]置成“1111111111111111”（全 1為沒有鍵按下，有鍵按下時(shí)至少有一位為0），一旦有鍵按下，KY[3..0]輸出不全為“0”的掃描碼觸發(fā)鍵盤掃描功能開始鍵盤掃描，掃描開始后，依次將 KX3、KX2、KX1、KX0 置“0”，分別將對(duì)應(yīng)的4組KY[3..0]輸入值保存于Kscan[15..12]、Kscan[11..8]、Kscan[7..4]、Kscan[3..0]中，而后比較 Kscan 和 Kreg的大小，如果Kscan小于Kreg，將Kscan保存于Kreg中，重復(fù)上述掃描過程直到Kscan[15..0]各位輸出全為“1”時(shí)，說明按下的鍵全部抬起，Kreg[15..0]中的每一個(gè)為“0”的位對(duì)應(yīng)一個(gè)按下的鍵，保留掃描過程中的Kreg最小值就可以處理組合鍵。根據(jù)記錄的Kreg值可以判斷是哪個(gè)或哪幾個(gè)鍵按下，據(jù)此編碼按鍵值后輸出。將KX[3..0]置為“0000”，等待下一次按鍵發(fā)生。

圖1 4×4矩陣鍵盤電路圖Fig.1 4×4 matrix keyboard circuit

2 基于CPLD的4×4矩陣鍵盤掃描模塊設(shè)計(jì)[1]

根據(jù)上述掃描原理和工作流程，如果以PC104 CPU實(shí)現(xiàn)上述矩陣鍵盤的掃描過程，那么在有鍵按下后，CPU必須不停地掃描矩陣鍵盤電路，在此期間不能進(jìn)行其他工作，降低了CPU工作效率，且CPU連續(xù)高速運(yùn)轉(zhuǎn)增加系統(tǒng)功耗。

本文的目的就是在不需要CPU參與的條件下以CPLD完成矩陣鍵盤按鍵事件觸發(fā)、按鍵的掃描定位以及按鍵的編碼和鍵值輸出工作，CPU只需要定時(shí)查詢有無鍵按下并讀走按下鍵的按鍵值送入鍵盤緩沖區(qū)。這樣就使CPU從繁重的矩陣鍵盤掃描工作中解脫出來。根據(jù)上述鍵盤掃描工作原理，基于CPLD的4×4矩陣鍵盤掃描模塊功能框圖如圖2所示。

圖2 4×4矩陣鍵盤掃描模塊CPLD實(shí)現(xiàn)框圖Fig.2 4×4matrix keyboard scan module based on CPLD

圖中，模塊KeyTri在時(shí)鐘信號(hào)CLK的控制下實(shí)現(xiàn)按鍵事件觸發(fā)和矩陣鍵盤掃描時(shí)序產(chǎn)生功能；模塊keycode在時(shí)鐘信號(hào)CLK和掃描時(shí)序碼SCode的控制下完成輸出鍵盤掃描碼KX，同時(shí)記錄16位鍵盤掃描數(shù)據(jù)等工作，并在所有鍵抬起后對(duì)按下的鍵編碼完成輸出功能；模塊nread實(shí)現(xiàn)按鍵碼的暫存、按鍵狀態(tài)的置位和清除以及矩陣鍵盤的使能；模塊PCPORT完成矩陣鍵盤與CPU的接口；模塊OSC與CreatClock產(chǎn)生控制鍵盤掃描模塊工作的3 KHz時(shí)鐘信號(hào)CLK。

2.1 鍵盤掃描觸發(fā)模塊（KeyTri）的功能與時(shí)序仿真[2]

鍵盤掃描過程中，掃描信號(hào)不停變化，以判斷鍵盤按鍵的按下和抬起。高速變化的鍵盤掃描信號(hào)不僅使系統(tǒng)功耗增加，而且還會(huì)對(duì)其他敏感電路造成干擾[3]。因此在本設(shè)計(jì)中將鍵盤掃描模式設(shè)計(jì)成鍵按下觸發(fā)掃描方式，只有當(dāng)鍵盤有鍵按下后，才觸發(fā)鍵盤掃描電路產(chǎn)生掃描鍵盤時(shí)序，所有鍵都放開后，停止對(duì)鍵盤的掃描，使電路處于相對(duì)靜止?fàn)顟B(tài)，以減少對(duì)其他電路的干擾。

鍵盤按下時(shí)會(huì)有抖動(dòng)，在按鍵抖動(dòng)時(shí)掃描鍵盤，可能會(huì)使鍵盤掃描電路產(chǎn)生誤判，因此在鍵盤按下與開始掃描之間應(yīng)加入一段延時(shí)，延時(shí)結(jié)束后按鍵仍處于按下狀態(tài)，才允許開始鍵盤掃描，這樣做可以最大限度地避免掃描電路的誤判和漏判。

鍵盤掃描觸發(fā)模塊實(shí)現(xiàn)的功能為：在KX=“0000”的狀態(tài)下，如果有任意一個(gè)鍵被按下，KY必然不全為‘1’，觸發(fā)延時(shí)功能開始延時(shí)，延時(shí)結(jié)束后，如果KY仍不全為‘1’，說明該按鍵事件有效，啟動(dòng)掃描時(shí)序產(chǎn)生1H～BH的4位循環(huán)掃描時(shí)序碼，控制后續(xù)的鍵盤掃描電路對(duì)鍵盤掃描，當(dāng)ReSet變低時(shí)，立即將掃描時(shí)序碼置為0H，停止本次鍵盤掃描并等待下一次鍵盤按下事件到來。鍵盤掃描觸發(fā)模塊的VHDL語(yǔ)言[4]實(shí)現(xiàn)如下：

鍵盤掃描觸發(fā)模塊的時(shí)序仿真如圖3所示。

圖3 鍵盤掃描觸發(fā)模塊的時(shí)序仿真Fig.3 Timing simulation of keyboard scan trigger module

在圖3中，①和②之間的時(shí)間為去鍵盤抖動(dòng)延時(shí)，為了方便仿真，此處把延時(shí)時(shí)間設(shè)定為4個(gè)周期，實(shí)際使用時(shí)，應(yīng)保持在20～30 ms左右。

2.2 鍵盤掃描與編碼輸出模塊（keycode）的功能與時(shí)序仿真

所謂鍵盤掃描，就是在鍵盤的KX端依次送入掃描碼，以便定位被按下的鍵。鍵盤編碼是對(duì)鍵盤掃描值譯碼得到按下鍵的按鍵值。

該模塊完成的功能為：在掃描時(shí)序控制碼SCode[3..0]和CLK的下降沿控制下依次輸出4組掃描碼 “0111”、“1011”、“1101”、“1110”掃描整個(gè)鍵盤，同時(shí)記錄鍵盤的掃描值，將記錄的4組掃描值組合成一組16位的鍵盤掃描值Kscan[15..0]，如果 Kscan[15..0]小于 Kreg[15..0]，將 Kscan[15..0]保存于 Kreg[15..0]中，當(dāng)所有鍵放開后，對(duì)Kreg[15..0]譯碼產(chǎn)生按鍵編碼并輸出。有一個(gè)鍵按下，16位的鍵盤掃描值中有且只有一位為0，多鍵組合按下時(shí)，鍵盤掃描值中就會(huì)有多個(gè)位為‘0’，因此在鍵盤掃描過程中，記錄最小的鍵盤掃描值，使得掃描模塊不僅能夠處理單鍵，而且可以處理多鍵組合。具體工作過程說明如下：

當(dāng) SCode[3..0]=0時(shí)，KX=“0000”， 置 16位鍵盤掃描值Kscan[15..0]和 Kreg[15..0]為全‘1’，此時(shí)無論哪一個(gè)鍵按下，都可使KY不全為‘1’，從而觸發(fā)掃描模塊工作；

當(dāng) SCode[3..0]=1 或 2 時(shí)，KX=“0111”，此時(shí)圖 1 中 K12～K15有按下的鍵時(shí)，KY對(duì)應(yīng)位為‘0’，其他位為‘1’，記錄KY到鍵盤掃描碼寄存器的Kreg[15..12]；

當(dāng) SCode[3..0]=3 或 4 時(shí)，KX=“1011”，此時(shí)圖 1 中 K08～K11有按下的鍵時(shí)，KY對(duì)應(yīng)位為‘0’，其他位為‘1’，記錄 KY到鍵盤掃描碼寄存器的Kreg[11..8]；

當(dāng) SCode[3..0]=5 或 6 時(shí)，KX=“1101”，此時(shí)圖 1 中 K04～K07有按下的鍵時(shí)，KY對(duì)應(yīng)位為‘0’，其他位為‘1’，記錄 KY到鍵盤掃描碼寄存器的Kreg[7..4]；

當(dāng) SCode[3..0]=7 或 8 時(shí)，KX=“1110”，此時(shí)圖 1 中 K00～K03有按下的鍵時(shí)，KY對(duì)應(yīng)位為‘0’，其他位為‘1’，記錄 KY到鍵盤掃描碼寄存器的Kreg[3..0]；

當(dāng)SCode[3..0]=9和10時(shí)，如果Kscan[15..0]各位不全為“1”且 Kscan[15..0]＜ Kreg[15..0]，將 Kscan[15..0]保存到 Kreg[15..0]；否則對(duì)Kreg[15..0]譯碼產(chǎn)生按鍵編碼并輸出；

當(dāng) SCode[3..0]=11 且記錄 Kscan[15..0]各位為全“1”時(shí)，產(chǎn)生鍵盤復(fù)位信號(hào)ReSet，結(jié)束本次鍵盤掃描。

鍵盤掃描與編碼輸出模塊的核心模塊VHDL語(yǔ)言實(shí)現(xiàn)如下：

鍵盤掃描與編碼輸出模塊的時(shí)序仿真圖如圖4所示。

圖4 鍵盤掃描與編碼模塊的時(shí)序仿真Fig.4 Timing simulation of keyboard scanning and coding module

2.3 鍵盤編碼輸出模塊（nread）的功能與時(shí)序仿真

在該模塊中，KeyData的最高位KeyData（7）為鍵盤緩存狀態(tài)指示位，當(dāng) KeyData（7）=‘0’時(shí)，表示鍵盤緩存中沒有按鍵碼；當(dāng) KeyData（7）=‘1’時(shí)，表示鍵盤緩存中有按鍵碼等待CPU讀取。KeyData[6..0]為按下鍵的編碼。ReSet的下降沿用于將 KeyVal[6..0]存入 KeyData[6..0]，同時(shí)將 KeyData（7）置成‘1’。 enKeyOut用于使能矩陣鍵盤輸出，當(dāng) enKeyOut=‘1’時(shí)，允許矩陣鍵盤輸出按鍵碼；當(dāng)enKeyOut=‘0’時(shí)，禁止矩陣鍵盤輸出按鍵碼。ClrKey用于清除鍵盤緩存狀態(tài)指示位KeyData（7），當(dāng) ClrKey=‘0’時(shí)，置 KeyData（7）為‘0’。

鍵盤編碼輸出模塊的VHDL語(yǔ)言實(shí)現(xiàn)如下：

鍵盤編碼輸出模塊的時(shí)序仿真圖如圖5所示。

2.4 接口模塊（PCPORT）的功能與時(shí)序仿真[5]

該模塊用于實(shí)現(xiàn)CPU讀入鍵盤碼以及矩陣鍵盤控制信號(hào)的輸出。開始時(shí)，CPU首先應(yīng)通過該模塊送出OSCEn=‘1’ 信號(hào)， 使振蕩器模塊 （OSC）和時(shí)鐘產(chǎn)生模塊（CreatClock）開始工作，產(chǎn)生驅(qū)動(dòng)掃描模塊工作的時(shí)鐘信號(hào)F3kHz；接下來送出鍵盤禁止信號(hào) enKeyOut=0；禁止矩陣鍵盤在穩(wěn)定工作前隨機(jī)輸出按鍵值；其次送出清除鍵盤緩存狀態(tài)指示位的ClrKey信號(hào)；最后再送出鍵盤使能信號(hào)enKeyOut=‘1’，開始模塊掃描鍵盤工作。接口模塊的時(shí)序仿真圖如圖6所示。

圖5 鍵盤編碼輸出模塊的時(shí)序仿真Fig.5 Timing simulation of keyboard coding output module

圖6 接口模塊的時(shí)序仿真Fig.6 Timing simulation of interface module

2.5 其他模塊的功能

振蕩器模塊 （OSC）為利用Altera公司的IP核產(chǎn)生的MAXII系列CPLD內(nèi)帶的振蕩器，用于在使能信號(hào)的控制下產(chǎn)生3.3 MHz的時(shí)鐘輸出。

時(shí)鐘產(chǎn)生模塊（CreatClock），用于將3.3 MHz的時(shí)鐘分頻產(chǎn)生3 KHz的鍵盤掃描時(shí)鐘，驅(qū)動(dòng)整個(gè)鍵盤掃描模塊工作。

3 控制軟件的設(shè)計(jì)[6]

本文軟件設(shè)計(jì)的基本思想是：CPU利用定時(shí)中斷查詢矩陣鍵盤狀態(tài)并讀入矩陣鍵盤的按鍵碼，如果按鍵碼為需要立即響應(yīng)的特殊功能鍵（如熱啟動(dòng)鍵），即在中斷服務(wù)程序中作出處理，否則直接送入與標(biāo)準(zhǔn)鍵盤共用的鍵盤緩沖區(qū)，在鍵盤緩沖區(qū)與標(biāo)準(zhǔn)鍵盤送來的按鍵碼一起排隊(duì)等待CPU響應(yīng)處理，從而實(shí)現(xiàn)雙鍵盤同時(shí)工作。在向鍵盤緩沖區(qū)寫入按鍵值時(shí)，必須使用DOS軟中斷，否則會(huì)由于中斷優(yōu)先級(jí)的原因而使新寫入的按鍵碼得不到響應(yīng)。

矩陣鍵盤的控制軟件采用C語(yǔ)言編制，利用PC104的定時(shí)器中斷定時(shí)查詢矩陣鍵盤，如果有鍵值，將其存入PC104的鍵盤緩沖區(qū)，等待PC104使用?？刂瞥绦虻脑创a如下：

4 測(cè)試結(jié)果

本文所述的鍵盤掃描模塊已經(jīng)在多功能電法接收機(jī)中使用，在使用過程中對(duì)矩陣鍵盤的響應(yīng)時(shí)間、準(zhǔn)確度、CPU處理時(shí)間占用、以及雙鍵盤同時(shí)工作性能等指標(biāo)進(jìn)行了測(cè)試分析，結(jié)果如下：

1）矩陣鍵盤響應(yīng)時(shí)間和準(zhǔn)確度測(cè)試，理論上計(jì)算矩陣鍵盤的最短響應(yīng)時(shí)間為T=t1+t2+t3+t4=55.9 ms（其中，t1為防抖動(dòng)延時(shí)時(shí)間30 ms;t2鍵盤掃描最短用時(shí)，共掃描2次用22個(gè)F3 kHz時(shí)鐘周期6.6 ms;t3為鍵盤值暫存時(shí)間，3個(gè)F3kHz時(shí)鐘周期1 ms；t4為查詢鍵盤中斷間隔18.3 ms），考慮到操作鍵盤的速度，測(cè)試方法為全部16個(gè)鍵以3次/s的速度連續(xù)按6次，間隔5 s換一個(gè)鍵，將鍵值輸出到顯示器觀察輸入情況，測(cè)試結(jié)果為：總按鍵數(shù)：96；顯示按鍵數(shù)：96；漏判按鍵數(shù)：0；錯(cuò)判按鍵數(shù)：0；準(zhǔn)確率：100%。

2）矩陣鍵盤占用CPU時(shí)間分析，通過對(duì)矩陣鍵盤按鍵值的讀入程序分析可知，當(dāng)允許矩陣鍵盤輸出且有鍵按下時(shí)，每次中斷服務(wù)程序需要額外執(zhí)行8條語(yǔ)句，大約用時(shí)4 μs；當(dāng)允許矩陣鍵盤輸出且沒有鍵按下時(shí)，每次中斷服務(wù)程序需要額外執(zhí)行3條語(yǔ)句，大約用時(shí)1.5 μs；與CPU完成矩陣鍵盤掃描工作（假設(shè)從鍵按下到釋放一般用時(shí)300 ms）相比，一次按鍵讀入CPU占用時(shí)間節(jié)省99.998%。

3）雙鍵盤同時(shí)工作測(cè)試，測(cè)試方法將矩陣鍵盤和標(biāo)準(zhǔn)鍵盤同時(shí)接入系統(tǒng)，按1次/s的速度交替按兩鍵盤的按鍵100個(gè)，在顯示器上觀察按鍵輸出情況，得出雙鍵盤工作可靠性數(shù)據(jù)如下:總按鍵數(shù)：200；顯示按鍵數(shù)200；漏判按鍵數(shù)：0；錯(cuò)判按鍵數(shù)：0；準(zhǔn)確率：100%。因此，該模塊可以實(shí)現(xiàn)雙鍵盤同時(shí)工作。

5 結(jié) 論

該模塊經(jīng)過測(cè)試和使用，得出如下結(jié)論：1）基于CPLD的矩陣鍵盤掃描模塊占用CPU時(shí)間很少；2）可以實(shí)現(xiàn)雙鍵盤同時(shí)工作；3）誤判、漏判率低；4）反應(yīng)速度快，能夠處理組合鍵。測(cè)試結(jié)果表明，該方案滿足設(shè)計(jì)要求。該模塊以按鍵的放開控制按鍵編碼輸出，因此在鍵按下一段時(shí)間后到釋放按鍵之前不能按一定的間隔連續(xù)輸出按下鍵的鍵值，矩陣鍵盤沒有連續(xù)按鍵輸出功能。鍵盤碼的讀入采用PC104定時(shí)器中斷（18.3 ms一次）定時(shí)查詢的方式實(shí)現(xiàn)，在大多數(shù)情況下都不會(huì)查詢到按鍵事件發(fā)生，也就是說矩陣鍵盤占用的比較少的CPU處理時(shí)間中絕大部分被白白浪費(fèi)。如果能夠修改接口模塊實(shí)現(xiàn)更靈活的按鍵外中斷觸發(fā)方式讀入鍵值，還可以節(jié)省更多的時(shí)間。

[1]宋萬杰，羅豐，吳順君.CPLD技術(shù)及其應(yīng)用[M].西安：西安電子科技大學(xué)出版社，2000.

[2]鞏林萍，靳鴻，祖靜.基于CPLD的多次重觸發(fā)存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)[J].電子設(shè)計(jì)工程，2009，17（12）:80-81.GONG Lin-ping， JIN Hong， ZU Jing.Design of multiple re-trigger memory test system based on CPLD[J].Electronic Design Engineering，2009，17（12）:80-81.

[3]蔡仁鋼.電磁兼容原理、設(shè)計(jì)和預(yù)測(cè)技術(shù)[M].北京:航空航天大學(xué)出版社，1997.

[4]侯伯亨，顧新.VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)：修訂版 [M].西安：西安電子科技大學(xué)出版社，2001.

[5]馮志江，黃鳳鳴.基于CPLD和ISA總線的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].電子設(shè)計(jì)工程，2010，18（1）:60-62.FENG Zhi-jiang，HUANG Feng-ming.Design of data acquisition system based on CPLD and ISA bus[J].Electronic Design Engineering,2010,18（1）:60-62.

[6]Allison Ch.C和C++代碼精粹[M].董慧穎，譯北京：人民郵電出版社，2003.