游標(biāo)時(shí)鐘數(shù)字符合技術(shù)研究?

孟升衛(wèi),黃燦杰,付 平,周 斌,方廣有

(1.中國(guó)科學(xué)院 電子學(xué)研究所,北京 100190;2.哈爾濱工業(yè)大學(xué)自動(dòng)化測(cè)試與控制研究所,黑龍江哈爾濱 150080）

時(shí)間間隔測(cè)量是信號(hào)周期、頻率和相位等物理量測(cè)量的基礎(chǔ)[1-2].常用的脈沖計(jì)數(shù)法測(cè)時(shí)分辨率為 1個(gè)時(shí)基周期 T base,采用時(shí)間內(nèi)插的方法可獲取小于 T base的分辨率[3-4].如圖1所示,游標(biāo)時(shí)間內(nèi)插是基于游標(biāo)卡尺的工作原理進(jìn)行時(shí)間內(nèi)插的[5].

在圖1中有兩個(gè)時(shí)鐘信號(hào),一個(gè)是主時(shí)鐘,通常被用作時(shí)基;另一個(gè)時(shí)鐘信號(hào)是游標(biāo)時(shí)鐘,兩信號(hào)的周期為它們周期差值Δf的整數(shù)倍.時(shí)間內(nèi)插的測(cè)量對(duì)象是主時(shí)鐘信號(hào)上升沿與事件信號(hào)上升沿之間的時(shí)間間隔f,f＜T base.在游標(biāo)時(shí)間內(nèi)插過(guò)程,令游標(biāo)時(shí)鐘信號(hào)與事件信號(hào)同步,經(jīng)過(guò)若干個(gè)周期,游標(biāo)時(shí)鐘與主時(shí)鐘兩個(gè)信號(hào)的上升沿將對(duì)齊,兩時(shí)鐘信號(hào)處于時(shí)鐘符合狀態(tài).對(duì)游標(biāo)時(shí)鐘進(jìn)行計(jì)數(shù),根據(jù)到達(dá)符合狀態(tài)所需的周期數(shù)可以計(jì)算出時(shí)間間隔f.時(shí)鐘符合決定了游標(biāo)時(shí)鐘的計(jì)數(shù)終止時(shí)刻,對(duì)時(shí)間內(nèi)插的精度有很大影響.

圖1 游標(biāo)時(shí)間內(nèi)插原理示意圖Fig.1 Principle of vernier tim e interpolation

圖2 基于微分電路的時(shí)鐘符合Fig.2 Differentiato r based coincidence circuit

1 基于微分電路的時(shí)鐘符合

傳統(tǒng)的游標(biāo)符合方法是基于微分電路實(shí)現(xiàn)的,如圖2所示,游標(biāo)時(shí)鐘信號(hào)的上升沿經(jīng)過(guò)微分電路,在 D點(diǎn)產(chǎn)生一個(gè)正的窄脈沖,該窄脈沖經(jīng)過(guò)整形到達(dá) A點(diǎn),兩個(gè)時(shí)鐘信號(hào)對(duì)應(yīng)電路相同.當(dāng)兩個(gè)時(shí)鐘的上升沿重合在一起時(shí),A點(diǎn)和 B點(diǎn)全部為邏輯高,C點(diǎn)為邏輯高,表示處于符合狀態(tài);反則反之[5-6].圖2中 D處和 E處的窄脈沖寬度由電路中電容C1,C2和電阻 R1,R2取值決定,窄脈沖寬度設(shè)置非常關(guān)鍵.如果D處和E處的窄脈沖寬度比或門(mén) U1,U2的輸入最小脈寬窄,U1,U2無(wú)法識(shí)別窄脈沖,導(dǎo)致應(yīng)該符合而未能符合.如果D處和E處的兩路窄脈沖太寬,符合電路的分辨率就會(huì)降低,導(dǎo)致許多誤符合情況發(fā)生[7].

2 基于數(shù)字電路的時(shí)鐘符合

符合狀態(tài)是指兩個(gè)信號(hào)的沿對(duì)齊狀態(tài).假定主時(shí)鐘上升沿時(shí)刻為 tM,游標(biāo)時(shí)鐘上升沿時(shí)刻為 tV,分辨率為Δf,若 -Δf＜tM-tV＜Δf,則認(rèn)為兩時(shí)鐘信號(hào)處于符合狀態(tài).下面分別在連續(xù)時(shí)間系統(tǒng)和離散時(shí)間系統(tǒng)中,對(duì)游標(biāo)時(shí)間內(nèi)插過(guò)程進(jìn)行數(shù)學(xué)推導(dǎo).

2.1 連續(xù)時(shí)間系統(tǒng)中游標(biāo)內(nèi)插的數(shù)學(xué)模型

式中:W(t)為沖激函數(shù);W(t-jTbase)對(duì)應(yīng)上升沿;-W(t-(j+0.5)Tbase)對(duì)應(yīng)下降沿.假設(shè)主時(shí)鐘上升沿(時(shí)刻 0)與事件信號(hào)上升沿之間間隔為f,游標(biāo)時(shí)鐘信號(hào)與事件信號(hào)同步,游標(biāo)時(shí)鐘信號(hào) V(t)周期Tbase-Δf,Δf=Tbase/N;N為整數(shù),且 N＞＞1,對(duì)游標(biāo)時(shí)鐘信號(hào)微分有

如果在 t到 t+Δf之間存在游標(biāo)時(shí)鐘上升沿和主時(shí)鐘上升沿,則 C(t)=2.由 M(t)和 V(t)的周期可以看出 C(t)的周期 TC=N(N-1)Δf.若 t＜TC,且 C(t)=2,則有 k=int((t+Δf)/Tbase);int為取整操作,使得 -Δf≤k(Tbase- Δf)+f-kTbase≤Δf即

式 (5)從理論上說(shuō)明了基于微分的時(shí)鐘符合原理.但是傳統(tǒng)的微分符合技術(shù)是通過(guò)電平信號(hào)的組合邏輯來(lái)反映符合狀態(tài),符合電路組合邏輯對(duì)輸入電平信號(hào)的持續(xù)時(shí)間提出了苛刻的要求,對(duì)應(yīng)式 (5)中的Δf必須要大于符合電路組合邏輯所能識(shí)別的最小時(shí)間,從而限制了游標(biāo)內(nèi)插分辨率的提高.

2.2 離散時(shí)間系統(tǒng)中游標(biāo)內(nèi)插的數(shù)學(xué)模型

為了進(jìn)一步提高游標(biāo)內(nèi)插分辨率,將Δf=Tbase/N作為單位時(shí)間,對(duì)時(shí)間離散化.在時(shí)域離散系統(tǒng)中,主時(shí)鐘信號(hào)周期為N.假定 i≥0,i為整數(shù),式 (1)轉(zhuǎn)換為

同理,游標(biāo)時(shí)鐘信號(hào)周期為 N1=N-1,與事件同步.假設(shè)事件上升沿時(shí)刻為 k,當(dāng) i＞k時(shí),定義 N2=int(N 1/2),對(duì)于游標(biāo)時(shí)鐘作后向差分有

當(dāng)式 (7)和式 (8)的值同時(shí)等于 1,表明兩個(gè)時(shí)鐘信號(hào)處于符合狀態(tài),此時(shí)i滿足如下同余式組

由于 N?1,N和 N-1互質(zhì),由中國(guó)剩余定理[8]有

式中:N1,N 2是衍數(shù);a1,a2是乘率.由于 N 1=N≡1(mod(N-1)),故有 a1=1,化簡(jiǎn)式 (10)可得

通過(guò)主時(shí)鐘信號(hào)與游標(biāo)時(shí)鐘信號(hào)的符合,可以確定式 (11)中的 i,從而可得到 k.

2.3 數(shù)字符合方法

根據(jù)式 (7)和式 (8),如果采樣周期為Δf,采用直接采樣的方法可以確定符合狀態(tài).但在實(shí)際的游標(biāo)內(nèi)插電路中,主時(shí)鐘周期 Tbase=NΔf,游標(biāo)時(shí)鐘周期 TV=(N-1)Δf,不存在周期為Δf的時(shí)鐘信號(hào),采樣只能基于主時(shí)鐘或游標(biāo)時(shí)鐘進(jìn)行.將式 (6)和式 (8)相乘,可得如下序列

通過(guò)上述理論分析,采用游標(biāo)時(shí)鐘信號(hào)對(duì)主時(shí)鐘信號(hào)進(jìn)行采樣可保證 i滿足式 (13),判斷相鄰兩次的采樣結(jié)果是否滿足式 (14),從而可確定兩個(gè)時(shí)鐘信號(hào)是否處于符合狀態(tài).基于這種思想,本文設(shè)計(jì)了數(shù)字符合方法,圖3為信號(hào)流程示意圖,圖中下方‘-1'

表示邏輯取反操作;零階采樣保持將游標(biāo)時(shí)鐘對(duì)主時(shí)鐘采樣結(jié)果保持 N-1個(gè)狀態(tài),即 1個(gè)游標(biāo)時(shí)鐘周期;z-1代表單位延遲,即 1個(gè) Δf,由游標(biāo)時(shí)鐘周期 TV=(N-1)Δf可看出,z-(N-1)表示的延遲時(shí)間為 1個(gè)游標(biāo)時(shí)鐘周期;C(i)為兩輸入信號(hào)的邏輯與;C(i)=1表示兩個(gè)時(shí)鐘處于符合狀態(tài).

在數(shù)字符合方法中,檢測(cè)到兩個(gè)時(shí)鐘處于符合狀態(tài)的時(shí)刻比真正符合時(shí)刻晚了 1個(gè)游標(biāo)時(shí)鐘周期,與基于微分的方法相比,耗時(shí)長(zhǎng).但數(shù)字符合是利用采樣進(jìn)行符合狀態(tài)判斷的,兩個(gè)時(shí)鐘信號(hào)上升沿之間的時(shí)間差不受組合邏輯輸入信號(hào)最小時(shí)間限制,因此分辨率可以進(jìn)一步提高,符合精度與兩個(gè)時(shí)鐘信號(hào)的穩(wěn)定度及采樣精度有關(guān).

3 仿真實(shí)驗(yàn)

為了驗(yàn)證所提方法,分別對(duì)基于微分電路的時(shí)鐘信號(hào)符合方法和基于相位數(shù)字化的時(shí)鐘信號(hào)符合方法進(jìn)行了 Pspice仿真.基于微分電路的時(shí)鐘符合仿真電路和圖2一致,圖2中 U1,U2選取 74F32,U3選取 74F08,延遲時(shí)間為 3 ns.游標(biāo)時(shí)鐘信號(hào)和主時(shí)鐘信號(hào)分別采用 Pspice模型庫(kù)中標(biāo)準(zhǔn)的數(shù)字激勵(lì)(DSTM)產(chǎn)生,DSTM產(chǎn)生的數(shù)字信號(hào)驅(qū)動(dòng)電流非常大.為了使仿真逼近實(shí)際電路工作情況,DSTM的輸出經(jīng)過(guò) 74F系列邏輯驅(qū)動(dòng)后作為游標(biāo)時(shí)鐘信號(hào)和主時(shí)鐘信號(hào)送至?xí)r鐘符合器.

在對(duì)基于微分電路的時(shí)鐘符合仿真過(guò)程中,經(jīng)過(guò)大量的仿真測(cè)試,圖2中的微分電容選擇 45 pF,電阻選擇 300Ω.電容電阻值的選擇依據(jù)是使 D和 E處的脈沖寬度盡量窄,否則將會(huì)造成誤符合,即兩個(gè)時(shí)鐘信號(hào)相差很大,但符合結(jié)果仍輸出為 1.但是當(dāng) D和 E處的脈沖寬度窄到一定程度時(shí),整形電路無(wú)法識(shí)別此模擬信號(hào),A和 B處不能輸出邏輯 1,無(wú)法反映符合狀態(tài).圖4是 C=45 p F,R=300Ω情況下基于微分的時(shí)鐘符合波形圖,其中 A,B,C,D和 E分別對(duì)應(yīng)圖2中的相應(yīng)位置.D和 E處的電壓反映了游標(biāo)時(shí)鐘和主時(shí)鐘信號(hào)經(jīng)過(guò)微分電容后的幅度,A和 B處的信號(hào)為 D和 E處模擬信號(hào)整形后的數(shù)字信號(hào).當(dāng) A和 B處均為邏輯 1時(shí),C處輸出邏輯 1,代表兩個(gè)時(shí)鐘信號(hào)達(dá)到符合狀態(tài).

在圖4(a)中,兩個(gè)時(shí)鐘信號(hào)上升沿相差 1.8 ns,A和 B處有 D和 E處模擬信號(hào)整形后的數(shù)字輸出,但 C處無(wú)符合輸出.圖中數(shù)字輸出波形的后部有一段邏輯 1和邏輯 0的重疊區(qū),此部分為數(shù)據(jù)不穩(wěn)定區(qū).在圖4(b)中,兩個(gè)時(shí)鐘信號(hào)上升沿相差 1.7 ns,從符合結(jié)果C的波形圖可以看出,兩個(gè)時(shí)鐘信號(hào)可以符合.表明該方法的分辨率為 1.7 ns.另外該方法對(duì)阻容的取值要求很嚴(yán).由于這種符合方法最終的符合判據(jù)是對(duì)電平信號(hào)的判定,從電路實(shí)現(xiàn)中可以看出,符合信號(hào)是兩個(gè)微分輸出的電平信號(hào)邏輯與,門(mén)電路對(duì)輸入脈寬有要求,無(wú)法進(jìn)一步提高符合精度[7].若考慮電容、電阻的不確定性,基于微分電路的符合電路設(shè)計(jì)更為困難.

圖4 基于微分電路的時(shí)鐘符合波形圖Fig.4 Clock coincidence results of differen tiator circuits

針對(duì)所提出的數(shù)字符合方法進(jìn)行仿真,仿真電路如圖5所示.圖5與圖3所示的信號(hào)流程圖一致.在 Pspice仿真過(guò)程中,圖5中的觸發(fā)器采用 74F74,74F74帶有反相輸出,與門(mén)采用 74F08.為了消除電路亞穩(wěn)態(tài)干擾,圖5中的符合輸出又經(jīng)過(guò)游標(biāo)時(shí)鐘的負(fù)跳沿進(jìn)行鎖定.仿真結(jié)果如圖6所示.

圖5 數(shù)字符合方法電路圖Fig.5 Coincidence circuit based on digital circuits

圖6 數(shù)字時(shí)鐘符合的 Pspice仿真波形圖Fig.6 Digital clock coincidence w aveform in Pspice

在圖6中,M1是主時(shí)鐘信號(hào),V1,V2和 V3為三個(gè)初始相位不同的游標(biāo)時(shí)鐘,C1,C2和 C3分別是三個(gè)游標(biāo)時(shí)鐘信號(hào)與主時(shí)鐘信號(hào)符合輸出.圖6中的 M1初始相位(第一個(gè)上升沿)為 20 ns,周期為 20 ns;游標(biāo)時(shí)鐘周期為 19 ns,V1,V2和 V3的初始相位分別為 24 ns,25 ns和 23 ns,C1,C2和 C3分別在三個(gè)不同的周期內(nèi)呈現(xiàn)高電平,說(shuō)明數(shù)字時(shí)鐘符合方法的分辨率可以達(dá)到 1 ns.由于數(shù)字時(shí)鐘符合方法采用游標(biāo)時(shí)鐘信號(hào)對(duì)主時(shí)鐘信號(hào)進(jìn)行鎖定,在圖5所示的電路中采用了消除電路亞穩(wěn)態(tài)干擾,符合結(jié)果的輸出會(huì)晚半個(gè)游標(biāo)時(shí)鐘周期,不考慮 D觸發(fā)器的傳播延遲,符合結(jié)果的輸出時(shí)刻比實(shí)際情況晚 10 ns左右;在實(shí)際的電路中,考慮 D觸發(fā)器(如 74F74)的傳播延遲,符合結(jié)果的輸出時(shí)刻比實(shí)際情況晚 13 ns左右.

4 結(jié) 論

從仿真實(shí)驗(yàn)中可看出,數(shù)字時(shí)鐘信號(hào)符合的誤差取決于游標(biāo)時(shí)鐘和主時(shí)鐘的周期差.在仿真中,兩個(gè)時(shí)鐘信號(hào)的周期差為 1 ns,時(shí)鐘信號(hào)符合的最大誤差不會(huì)超過(guò) 1 ns.從仿真結(jié)果可以看出,數(shù)字時(shí)鐘符合方法優(yōu)于基于微分電路的時(shí)鐘符合方法.

[1] 張延,黃佩誠(chéng).高精度時(shí)間間隔測(cè)量技術(shù)與方法[J].天文學(xué)進(jìn)展,2006,24(1):1-15.

Zhang Yan,Huang Peicheng.High-p recision time-interval measurement techniques and m ethods[J].Progress in Astronom y,2006,24(1):1-15.(in Chinese)

[2] 辛明,馮清賢.提高時(shí)間參量量化精度的方法[J].電子信息對(duì)抗技術(shù),2006(5):22-24.

Xin Ming,Feng Qingxian.Amethod for precision time parametermeasurement[J].ElectronicW arfare Technology,2006(5):22-24.(in Chinese)

[3] 端木瓊,劉常杰.基于 FPGA的高分辨率時(shí)間數(shù)位轉(zhuǎn)換器設(shè)計(jì)[J].現(xiàn)代科學(xué)儀器,2008(5):33-35.

Duan Muqiong,Liu Chang jie.A design for FPGA-based time-to-digita l converter w ith high resolution[J].Modern Scientific Instruments,2008(5):33-35.(in Chinese)

[4] Jian Song,Qi An,Liu Shubin.A high-resolution time-to-digital im plemented in field-p rogrammab le-gate-arrays[J].IEEE Transactions on Nuclear Science,2006,53(1):236-241.

[5] 朱恒寶.游標(biāo)法時(shí)間間隔測(cè)定器 [J].華東船舶工業(yè)學(xué)院學(xué)報(bào),1997,11(2):90-97.

Zhu Hengbao.Time intervalmeasuring instrum ent based on vernier method[J].Journal o f East China Shipbuilding Institute,1997,11(2):90-97.(in Chinese)

[6] 陳堂敏,丁廣壁.一種游標(biāo)式測(cè)頻的新方法[J].儀表技術(shù),1999,3:32-34.

Chen Tangm in,Ding Guangbi. A novel method for frequency measuring with vernier[J].Instrumentation Technology,1999,3:32-34.(in Chinese)

[7] 劉莉,李署堅(jiān),邵定蓉.一種基于 FPGA用游標(biāo)法實(shí)現(xiàn)的時(shí)間間隔測(cè)定器[J].遙測(cè)遙控,2005,5:63-67.

Liu Li,Li Shujian,Shao Dingrong.Tim e intervalmeasuring instrument based on FPGA with vernier method[J].Journal o f Telemetry,Tracking,and Command,2005(5):63-67.(in Chinese)

[8] 張順燕.數(shù)學(xué)的源與流[M].北京:高等教育出版社.2000:215-266.