高速數(shù)字系統(tǒng)的串?dāng)_問題分析

吳　昊　陳少昌　王杰玉

摘 要：在高速數(shù)字電路設(shè)計(jì)中,信號完整性問題越來越突出,已經(jīng)成為高速電路設(shè)計(jì)工程師不可避免的問題。串?dāng)_問題是信號完整性問題中的重要內(nèi)容。分析串?dāng)_產(chǎn)生的機(jī)理,討論各種影響串?dāng)_的因素,建立了兩線串?dāng)_模型并采用Mentor Graphic公司的信號完整性分析軟件Hyperlynx進(jìn)行了仿真實(shí)驗(yàn)。仿真結(jié)果表明：耦合長度、線距、信號的上升時(shí)間以及介質(zhì)層對兩線之間的串?dāng)_都有直接影響,在仿真研究的基礎(chǔ)上針對以上因素的影響提出減小串?dāng)_的有效措施。

關(guān)鍵詞：高速數(shù)字電路；信號完整性；串?dāng)_；Hyperlynx

中圖分類號：TN710 文獻(xiàn)標(biāo)識碼：A

文章編號：1004-373X(2009)01-170-04

Crosstalk Analysis for High Speed Digital System

WU Hao,CHEN Shaochang,WANG Jieyu

(Naval University of Engineering,Wuhan,430033,China)

Abstract：Signal integrity has become a problem what cannot be ignored by designers in the high speed digital design.As one of the problems of signal integrity,crosstalk is analyzed in this paper.Then one module is found for it and simulated using Hyperlynx,software for signal integrity analysis of Mentor Graphic.Various factors such as the coupled length,signal rise time and the dielectric layer of crosstalk between the two lines has a direct impact are discussed,based on the results,and efficient measures are put forward to reduce crosstalk.

Keywords：high speed digital circuit;signal integrity;crosstalk;Hyperlynx

隨著電子技術(shù)的不斷發(fā)展,在高速電路中信號的頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大,這些因素使得在高速數(shù)字電路的設(shè)計(jì)中,信號完整性問題越來越突出,其已經(jīng)成為高速電路設(shè)計(jì)工程師不可避免的問題。串?dāng)_是指有害信號從一個(gè)網(wǎng)絡(luò)轉(zhuǎn)移到另一個(gè)網(wǎng)絡(luò),它是信號完整性問題中一個(gè)重要問題,在數(shù)字設(shè)計(jì)中普遍存在,有可能出現(xiàn)在芯片、PCB板、連接器、芯片封裝和連接器電纜等器件上［1］。如果串?dāng)_超過一定的限度就會引起電路的誤觸發(fā),導(dǎo)致系統(tǒng)無法正常工作。因此了解串?dāng)_問題產(chǎn)生的機(jī)理并掌握解決串?dāng)_的設(shè)計(jì)方法,對于工程師來說是相當(dāng)重要的。

1 串?dāng)_問題產(chǎn)生的機(jī)理

串?dāng)_是信號在傳輸線上傳播時(shí),由于電磁耦合而在相鄰的傳輸線上產(chǎn)生不期望的電壓或電流噪聲干擾,信號線的邊緣場效應(yīng)是導(dǎo)致串?dāng)_產(chǎn)生的根本原因［1］。為了便于分析,下面介紹幾個(gè)有關(guān)的概念。如圖1所示［2］,假設(shè)位于A點(diǎn)的驅(qū)動器是干擾源,而位于D點(diǎn)的接受器為被干擾對象,那么驅(qū)動器A所在的傳輸線被稱之為干擾源網(wǎng)絡(luò)或侵害網(wǎng)絡(luò)(Agreessor),相應(yīng)的接收器D所在的傳輸線網(wǎng)絡(luò)被稱之為靜態(tài)網(wǎng)絡(luò)或受害網(wǎng)絡(luò)。靜態(tài)網(wǎng)絡(luò)靠近干擾源一端的串?dāng)_稱為近端串?dāng)_(也稱后向串?dāng)_),而遠(yuǎn)離干擾源一端的串?dāng)_稱為遠(yuǎn)端串?dāng)_(或稱前向串?dāng)_)。由于產(chǎn)生的原因不同將串?dāng)_可分為容性耦合串?dāng)_和感性耦合串?dāng)_兩類。

1.1 容性耦合機(jī)制

當(dāng)干擾線上有信號傳輸時(shí),由于信號邊沿電壓的變化,在信號邊沿附近的區(qū)域,干擾線上的分布電容會感應(yīng)出時(shí)變的電場,而受害線處于這個(gè)電場里面,所以變化的電場會在受害線上產(chǎn)生感應(yīng)電流?？梢园研盘柕倪呇乜闯墒茄馗蓴_線移動的電流源,在它移動的過程中,通過電容耦合不斷地在受害線上產(chǎn)生電流噪聲。由于在受害線上每個(gè)方向的阻抗都是相同的,所以50%的容性耦合電流流向近端而另50%則傳向遠(yuǎn)端。此外,容性耦合電流的流向都是從信號路徑到返回路徑的,所以向近端和遠(yuǎn)端傳播的耦合電流都是正向的。

對于近端容性耦合串?dāng)_,隨著驅(qū)動器輸出信號出現(xiàn)上升沿脈沖,流向近端的電流將從零開始迅速增加,當(dāng)邊沿輸入了一個(gè)飽和長度以后,近端電流將達(dá)到一個(gè)固定值。另外,流向近端的耦合電流將以恒定的速度源源不斷地流向近端,當(dāng)上升沿到達(dá)干擾線的接收端,此上升沿會被接受吸收,不再產(chǎn)生耦合電流信號,但是受害線上還有后向電流流向受害線的近端,所以近端的耦合電流將持續(xù)兩倍的傳輸延遲。

對于遠(yuǎn)端容性耦合串?dāng)_,由于信號的邊沿可看成是移動的電流源,它將在邊沿的附近區(qū)域產(chǎn)生經(jīng)互容流進(jìn)受害線的耦合電流,而產(chǎn)生的耦合電流將有50%與干擾線上的信號同向而且速度相同地流入遠(yuǎn)端,因此隨著干擾線上信號的傳輸,在受害線上將不斷地產(chǎn)生的前向耦合電流而且和已經(jīng)存在的前向耦合電流不斷地疊加,并一同傳向遠(yuǎn)端。由于串?dāng)_只在信號的邊沿附近區(qū)域產(chǎn)生,流向遠(yuǎn)端的耦合電流的持續(xù)時(shí)間等于信號的躍變時(shí)間。具體的容性耦合如圖2所示［3］。

1.2 感性耦合機(jī)制

當(dāng)信號在干擾線上傳播時(shí),由于信號電流的變化,在信號躍變的附近區(qū)域,通過分布電感的作用將產(chǎn)生時(shí)變的磁場,變化的磁場在受害線上將感應(yīng)出噪聲電壓,進(jìn)而形成感性的耦合電流,并分別向近端和遠(yuǎn)端傳播。與容性耦合電流不一樣的是,感性耦合電流的方向與干擾線上信號傳播的方向是反向的,向近端傳輸時(shí),電流回路是從信號路徑到返回路徑,而向遠(yuǎn)端傳輸時(shí),電流回路則是從返回路徑到信號路徑。

對于近端感性耦合串?dāng)_,其特征與近端容性耦合串?dāng)_非常相似,也是從零開始迅速增加,當(dāng)傳輸長度大于等于飽和長度以后,將穩(wěn)定在一個(gè)固定值,持續(xù)時(shí)間是兩倍的傳輸延遲。因?yàn)榱飨蚪说母行择詈想娏髋c容性耦合電流同向,所以兩者將疊加在一起。

對于遠(yuǎn)端感性耦合串?dāng)_,感性耦合噪聲與干擾線上信號邊沿的傳播速度相同,而且在每一步將會耦合出越來越多的噪聲電流,持續(xù)的時(shí)間等于信號躍變的時(shí)間。但是由于電流流向與遠(yuǎn)端容性耦合電流是反向的,所以到達(dá)受害線遠(yuǎn)端接收器的耦合電流是兩者之差。具體的感性耦合如圖3所示［3］

1.3 互感和互容的混合效應(yīng)

一般地,在完整的地平面上,容性和感性的耦合產(chǎn)生的串?dāng)_電壓大小相等,因此遠(yuǎn)端串?dāng)_的總噪聲由于容性和感性耦合的極性不一樣而相互抵消。在帶狀線電路更能夠顯示兩者之間很好的平衡,其遠(yuǎn)端耦合系數(shù)極小,但是對于微帶線路,由于與串?dāng)_相關(guān)的電場大部分穿過的是空氣,而不是其他的絕緣材料,因此容性串?dāng)_比感性串?dāng)_小,導(dǎo)致其遠(yuǎn)端串?dāng)_系數(shù)是一個(gè)小的負(fù)數(shù)［3］。

2 串?dāng)_的仿真分析

在實(shí)際的設(shè)計(jì)中,板層特性(如厚度,介質(zhì)常數(shù)等)以及線長、線寬、線距、信號的上升時(shí)間等都會對串?dāng)_有所影響。下面結(jié)合使用Mentor Graphic公司的信號完整性仿真軟件Hyperlynx,對上述的影響串?dāng)_的因素進(jìn)行分析。首先在Hyperlynx中建立兩線串?dāng)_的模型,如圖4所示,設(shè)兩線的線寬為5 mil,線長為6 in,線距為5 mil,兩線均為頂層微帶線,特性阻抗為49.5 Ω,兩線都端接50 Ω的電阻,以消除反射的影響。干擾線的驅(qū)動器采用CMOS工藝器件的IBIS模型,電壓為 3.3 V,頻率為100 MHz。PCB的介電常數(shù)為4.3,六層板,其疊層結(jié)構(gòu)如圖5所示。

2.1 耦合長度對串?dāng)_的影響

改變兩線的耦合長度,分別將耦合長度設(shè)置為 3 in,6 in,10 in,其他設(shè)置不變。

圖6(a)是耦合長度為3 in的串?dāng)_波形,其中近端串?dāng)_峰值為126.34 mV,遠(yuǎn)端為43.01 mV；圖6(b)是耦合長度為6 in的串?dāng)_波形,其近端串?dāng)_峰值為153.23 mV,遠(yuǎn)端為99.46 mV；圖6(c)是耦合長度為10 in的串?dāng)_波形,其近端串?dāng)_峰值為153.23 mV,遠(yuǎn)端為163.98 mV。

由此可見,對于遠(yuǎn)端串?dāng)_峰值與耦合長度成正比,耦合長度越長,串?dāng)_越大；而對于近端串?dāng)_,當(dāng)耦合長度小于飽和長度時(shí),串?dāng)_將隨著耦合長度的增加而增加,但是當(dāng)耦合長度大于飽和長度時(shí),近端串?dāng)_值將為一個(gè)穩(wěn)定值。

2.2 線間距對串?dāng)_的影響

以下是保持其他設(shè)置不變,考察線間距的改變對串?dāng)_的影響。分別設(shè)置線距為5 mil,15 mil,仿真波形如圖7所示。

由圖7可知,當(dāng)線間距為5 mil時(shí),近段串?dāng)_峰值為153.23 mV,遠(yuǎn)端為99.46 mV；而線間距為15 mil時(shí),近端串?dāng)_峰值為33.40 mV,遠(yuǎn)端為40.49 mV?？梢婋S著線間距的增大,無論是近端還是遠(yuǎn)端串?dāng)_都將減小,當(dāng)線間距大于等于線寬的3倍時(shí),串?dāng)_已經(jīng)很小。

2.3 上升時(shí)間對串?dāng)_的影響

下面考察上升沿時(shí)間的變化對串?dāng)_的影響,其他設(shè)置保持不變。分別設(shè)置驅(qū)動器為CMOS 3.3 V MEDIUM;CMOS 3.3 V FAST;CMOS 3.3 V ULTRA-FAST,仿真波形如圖8所示。

圖8(a)中的近端串?dāng)_峰值為153.9 mV,遠(yuǎn)端串?dāng)_為46.3 mV；圖8(b)中近端串?dāng)_峰值為153.2 mV,遠(yuǎn)端串?dāng)_為99.5 mV；圖8(c)中近段串?dāng)_峰值為 153.2 mV,遠(yuǎn)端串?dāng)_為349.9 mV。可見,當(dāng)上升沿時(shí)間縮短時(shí),遠(yuǎn)端串?dāng)_噪聲越來越大。對于近端串?dāng)_來說,如果與傳輸線的時(shí)延相比,上升時(shí)間較短,則近端串?dāng)_與上升時(shí)間無關(guān)；而如果與傳輸線時(shí)遲相比,上升時(shí)間較長,則近端串?dāng)_噪聲與上升時(shí)間有關(guān)(隨著上升沿時(shí)間的減小,近端串?dāng)_變大)［4］。

2.4 介質(zhì)層厚度對串?dāng)_的影響

在PCB的疊層編輯器中將介質(zhì)層厚度分別設(shè)置為 3 mil和6 mil,其他設(shè)置不變,仿真波形如圖9所示。

考察以上的仿真波形可知,當(dāng)介質(zhì)層厚度為3 mil時(shí),近端串?dāng)_峰值為153.2 mV,遠(yuǎn)端串?dāng)_為99.5 mV；當(dāng)介質(zhì)層厚度為6 mil時(shí),近端串?dāng)_峰值為277.3 mV,遠(yuǎn)端串?dāng)_為163.9 mV。可見,隨著介質(zhì)層厚度的減小,串?dāng)_也將變小。

3 解決串?dāng)_的方法

串?dāng)_在電子產(chǎn)品的設(shè)計(jì)中普遍存在,通過以上的分析與仿真,了解了串?dāng)_的特性,總結(jié)出以下減少串?dāng)_的方法：

(1) 在情況允許的情況下,盡量增大走線之間的距離,減小平行走線的長度,必要時(shí)采用jog方式走線。

(2) 在確保信號時(shí)序的情況下,盡可能地選擇上升沿和下降沿速度更慢的器件,使電場和磁場變化的速度變慢,從而降低串?dāng)_。

(3) 在設(shè)計(jì)走線時(shí),應(yīng)該盡量使導(dǎo)體靠近地平面或電源平面。這樣可以使信號路徑與地平面緊密的耦合,減少對相鄰信號線的干擾。

(4) 在布線空間允許的條件下,在串?dāng)_較嚴(yán)重的兩條信號線之間插入一條地線,可以減小兩條信號線間的耦合,進(jìn)而減小串?dāng)_。

4 結(jié) 語

串?dāng)_是信號完整性中的重要內(nèi)容,影響系統(tǒng)的時(shí)序、降低噪聲容限,導(dǎo)致系統(tǒng)無法正常的工作。介紹了高速電路中串?dāng)_產(chǎn)生的機(jī)理,并通過仿真對串?dāng)_進(jìn)行分析,得出串?dāng)_的大小與影響串?dāng)_相關(guān)因素的關(guān)系,在此基礎(chǔ)上提出了一些減小串?dāng)_的方法,對于在高速高密度的電路設(shè)計(jì)中解決串?dāng)_問題有一定的指導(dǎo)意義。

參考文獻(xiàn)

［1］Eric Bogatin.信號完整性分析［M］.李玉山,李麗平,譯.北京：電子工業(yè)出版社,2006.

［2］喬洪.高速PCB串?dāng)_分析及其最小化［J］.中國集成電路,2007,16(4):35-38.

［3］Howard Johnson,Martin Graham.高速數(shù)字設(shè)計(jì)［M］.沈文,朱來文,陳宏偉,等譯.北京:電子工業(yè)出版社,2007.

［4］Stephen H Hall,Garrett W Hall,James A McCall.高速數(shù)字系統(tǒng)設(shè)計(jì)［M］.伍微,譯.北京:機(jī)械工業(yè)出版社,2006.

［5］呂飛燕,沙斐.PCB上串?dāng)_的耦合機(jī)理和優(yōu)化分析模型［J］.電子與信息學(xué)報(bào),2005,27(7):1 167-1 170.

［6］余學(xué)莉.數(shù)字電路設(shè)計(jì)的信號完整性分析［J］.合肥工業(yè)大學(xué)學(xué)報(bào):自然科學(xué)版,2004,27(7):843-846.

［7］唐玨,董天臨.數(shù)字電路中的信號完整性研究［J］.電子質(zhì)量,2005(10):82-84,67.

［8］Bob Ross.IBIS Models for Signal Integrity Application［J］.Electrical Engineering Times,1996.12(3).

［9］陳思思.信號完整性分析中的串?dāng)_分析［J］.武漢理工大學(xué)學(xué)報(bào):信息與管理工程版,2005,27(5):23-26,30.

［10］黃德勇,張揚(yáng),楊云志.高速電路設(shè)計(jì)中的信號完整性研究［J］.電訊技術(shù),2004,44(2):149-151.

作者簡介吳 昊 男,1980年出生,碩士研究生。研究方向?yàn)楦咚贁?shù)字電路的信號完整性研究。

陳少昌 男,1962年出生,碩士生導(dǎo)師,教授。研究方向?yàn)楦咚贁?shù)字電路的信號完整性研究。