基于掃描的集成電路故障診斷技術(shù)

陶麗芳　馬　琪　竺紅衛(wèi)

摘 要：隨著集成電路技術(shù)的飛速發(fā)展,人們對(duì)集成電路產(chǎn)品的可靠性要求越來越高,這就要求集成電路測(cè)試特別是故障診斷提出了更高的要求?；趻呙璧墓收显\斷方法是廣泛應(yīng)用的故障診斷方法之一。介紹基于掃描的集成電路故障診斷方法,并詳細(xì)介紹了一種改進(jìn)的掃描診斷方法和一種基于掃描的全速診斷方法。

關(guān)鍵詞：故障診斷；掃描診斷；全速診斷；IDDQ；IDDT

中圖分類號(hào)：TM13 文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004-373X(2009)01-164-03

Scan-based Fault Diagnosis Technique for IC Testing

TAO Lifang1,MA Qi1,ZHU Hongwei2

(1.Microelectronic CAD Research Center,Hangzhou Dianzi University,Hangzhou,310018,China;

2.Institute of VLSI Design,Zhejiang University,Hangzhou,310027,China)

Abstract：Along with fast development of IC technology,higher and higher request for the IC products reliability is needed,which set a higher request for IC test specially the fault diagnosis.Scan-based fault diagnosis technique for IC testing,which is one of fault diagnosis methods wildly used,a kind of advanced scan diagnosis and at-speed diagnosis are presented detailedly in this paper.

Keywords：fault diagnosis;scan diagnosis;at-speed diagnosis;IDDQ;IDDT

0 引 言

通常意義的的集成電路測(cè)試,只是施加測(cè)試以判斷被測(cè)電路是否存在故障,并不對(duì)故障進(jìn)行定位、確定故障類型、明確故障發(fā)生的根本原因。隨著集成電路技術(shù)的飛速發(fā)展,對(duì)集成電路測(cè)試提出了更高的要求,必須進(jìn)一步分析測(cè)試的結(jié)果,確定故障的性質(zhì),即所謂的故障診斷 (Fault Diagnosis),以便對(duì)集成電路設(shè)計(jì)或工藝環(huán)節(jié)進(jìn)行改進(jìn)。

集成電路故障診斷分為故障檢測(cè)(測(cè)試)和故障定位,目的是找出引起集成電路失效(Failure)或者性能問題的物理缺陷(Defect),從而為提高集成電路芯片的成品率或改善性能提供參考。既然診斷是一個(gè)對(duì)存在于給定電路的制造復(fù)制板中的故障進(jìn)行定位的過程,可以在測(cè)試結(jié)果的基礎(chǔ)上,分析故障產(chǎn)生的原因和位置,更加有利于提高測(cè)試的效率。

1 常見的故障診斷方法

目前的集成電路故障診斷技術(shù)都是基于電壓的集成電路測(cè)試(故障檢測(cè))方法,即在電路的測(cè)試端輸入測(cè)試向量,然后用電路的輸出結(jié)果與設(shè)計(jì)的期望值做比較以判斷電路是否有故障。例如,直接測(cè)量的方法,基于數(shù)學(xué)模型的方法,故障字典法,故障樹分析法 等。

直接測(cè)量的方法是人工或者工具直接觀察測(cè)量被診斷對(duì)象有關(guān)的輸出量,如果超出正常變化范圍,則認(rèn)為對(duì)象已經(jīng)或?qū)⒁l(fā)生故障。這種方法雖然簡單,但容易出現(xiàn)故障的誤判和漏判。

基于數(shù)學(xué)模型的方法是在故障模型的基礎(chǔ)上,通過電路狀態(tài)并參考適當(dāng)模型進(jìn)行診斷,或者根據(jù)過程參數(shù)的變化特性參考適當(dāng)模型進(jìn)行診斷。這種方法需要模型的支持,對(duì)缺乏診斷經(jīng)驗(yàn)(規(guī)則)的故障能起到預(yù)見作用。該方法的缺點(diǎn)是模型的建立比較困難,如果模型精確復(fù)雜,則診斷系統(tǒng)計(jì)算量龐大。

故障字典法［3］首先提取電路在各種故障狀態(tài)下的電路特征,以構(gòu)建一個(gè)字典。該字典中包含有故障狀態(tài)和電路特征的一一對(duì)應(yīng)關(guān)系。在診斷時(shí),根據(jù)電路表現(xiàn)出的特征,就可查出此時(shí)對(duì)應(yīng)的故障,如同查閱字典一樣。由于故障字典的建立需要精確數(shù)據(jù)以及字典的容量有限,該方法有一定的局限性。

故障樹分析法則像查找樹一樣,把許多電路的故障診斷歸納為幾個(gè)大的頂級(jí)故障事件,然后針對(duì)每個(gè)頂級(jí)故障事件搜索故障位置。這種診斷方法類似于人類的思維方式,易于被接受和理解。

以上的基于電壓的測(cè)試方法比較成熟,但是隨著集成電路技術(shù)的發(fā)展,其不足之處也越來越明顯。針對(duì)基于電壓的故障診斷方法的不足,出現(xiàn)了基于電流的診斷方法?；陔娏餍畔⒌募呻娐吩\斷可分為靜態(tài)電流(IDDQ)診斷和動(dòng)態(tài)電流(IDDT)診斷。IDDQ診斷方法檢測(cè)CMOS電路靜態(tài)時(shí)的漏電流以進(jìn)行診斷。IDDQ診斷方法測(cè)試成本低,可以以較小的IDDQ測(cè)試集獲得較大的故障覆蓋率,能夠檢測(cè)邏輯冗余故障,簡化橋接故障測(cè)試,不需要考慮邏輯扇出點(diǎn) 。IDDT診斷方法是通過檢查電路在其內(nèi)部狀態(tài)發(fā)生翻轉(zhuǎn)時(shí)的動(dòng)態(tài)電流來發(fā)現(xiàn)其故障的方法。IDDT作為基于電壓的診斷和基于電流的IDDQ診斷的補(bǔ)充,成為集成電路診斷的另一方法。IDDT測(cè)試的速度非?？?而且可以對(duì)電路中的開路故障、弱晶體管故障進(jìn)行檢測(cè),而這正是

IDDQ診斷方法的不足 。

2 基于掃描的集成電路故障診斷方法

掃描測(cè)試 或者稱“掃描鏈插入”是集成電路最常見的可測(cè)試性設(shè)計(jì)技術(shù),可使測(cè)試數(shù)據(jù)從系統(tǒng)一端經(jīng)由移位寄存器等組成的數(shù)據(jù)通路(掃描鏈)串行移入或移出,并在數(shù)據(jù)輸出端對(duì)數(shù)據(jù)進(jìn)行分析,以此提高電路內(nèi)部節(jié)點(diǎn)的可控性和可觀察性,達(dá)到測(cè)試芯片內(nèi)部的目的。

基于掃描的故障檢測(cè)(測(cè)試)只需完成確定是否存在故障的任務(wù),但基于掃描的故障診斷需要定位故障,因此存在一個(gè)問題：一旦確定一個(gè)掃描錯(cuò)誤,那么一系列節(jié)點(diǎn)都要成為測(cè)試的對(duì)象,這樣就要花大量的時(shí)間通過電路圖和物理版圖,比較一系列節(jié)點(diǎn),以隔離那些有可能有故障和缺陷的位置。所以,這種分析方法必須能對(duì)可能出現(xiàn)的故障類型以及其物理缺陷做出有經(jīng)驗(yàn)的判斷和猜測(cè)。另外,掃描測(cè)試是基于stuck at類型故障的,所以很難確定故障是開路型還是橋接型故障。

3 一種改進(jìn)的掃描診斷技術(shù)

針對(duì)傳統(tǒng)的基于掃描的故障診斷存在的問題,Mentor開發(fā)出了YieldAssist診斷工具。該工具把故障嫌疑(suspect)分為stuck-at,open/dom橋,B-OR-A,B-AND-A,3-WAY橋,根據(jù)現(xiàn)有信息不能確定的,EQ#等類型。除了采用基于定位的方法去驗(yàn)證故障嫌疑,確定故障嫌疑的類型,該工具還通過計(jì)算仿真值和測(cè)試機(jī)上觀察值的比分值,來表明故障嫌疑與在測(cè)試機(jī)上觀察的結(jié)果的相似度(相似度的分值是在 1~100分之間,分值越高二者越接近)。因?yàn)榧词故窃谕粋€(gè)邏輯位置,不同的故障模型也有不同的仿真值。

YieldAssist的故障診斷流程如下：

(1) 仿真單個(gè)門有故障的管腳,看看故障向量是否把在測(cè)試機(jī)觀測(cè)到的錯(cuò)誤行為傳播到所有觀測(cè)點(diǎn),如果YieldAssist找到了關(guān)聯(lián),故障向量就可以在這個(gè)點(diǎn)被解釋；

(2) 找到能包含所有錯(cuò)誤向量的最小故障集；

(3) 把所有的數(shù)據(jù)歸類到幾個(gè)獨(dú)立的“癥狀”區(qū),每個(gè)癥狀中列出可以解釋該故障向量的嫌疑類型。YieldAssist將嫌疑類型進(jìn)行分級(jí),給出每個(gè)癥狀中每個(gè)嫌疑的分值,這樣對(duì)故障嫌疑進(jìn)行分級(jí)。分值表明了故障嫌疑與在測(cè)試機(jī)上觀察的結(jié)果的相似度。

4 一種基于掃描的全速診斷技術(shù)

全速測(cè)試 是當(dāng)今電子設(shè)計(jì)的要求,芯片時(shí)鐘速度的不斷提升和幾何面積的不斷減小,不可避免地導(dǎo)致芯片與時(shí)鐘速度相關(guān)缺陷的增加。目前主要的ATPG工具都支持基于掃描的全速測(cè)試。最常見的針對(duì)制造缺陷和處理過程不穩(wěn)定的檢查的全速測(cè)試,包括了針對(duì)跳變延時(shí)故障和路徑延時(shí)故障模型的測(cè)試向量生成。但是,在出現(xiàn)故障現(xiàn)象的全速測(cè)試向量中挑揀出故障路徑是很消耗時(shí)間的,所以業(yè)界越來越期待運(yùn)用自動(dòng)診斷技術(shù)來確定故障路徑并找出問題的根本原因。

通常情況下,運(yùn)行一段給定電壓給定溫度下的測(cè)試向量,就能找出最大的通過速度T max。在早期階段,T max小于指定電路速度F max的現(xiàn)象是很普遍的。當(dāng)T max遠(yuǎn)遠(yuǎn)小于F max時(shí),需要找出是哪條路徑發(fā)生故障以及故障的原因。假設(shè)測(cè)試向量在芯片上以t max運(yùn)行,此處T max＜t maxF max,根據(jù)T max的定義可知,在t max的時(shí)鐘下,將會(huì)有一個(gè)或者多個(gè)故障路徑。

根據(jù)上述理論,為了確定在t max下的故障路徑,只需載入所有的測(cè)試向量,掃描鎖存器觀察故障值,就可以得到一個(gè)完整的路徑集合。因?yàn)檫@些路徑的有效運(yùn)行時(shí)鐘比設(shè)定的速度低,所以設(shè)計(jì)者可以觀察這些路徑是否是功能性(即是否完成某邏輯功能)：如果不是功能性的路徑,可以修改測(cè)試向量使得該路徑就不被測(cè)試；也可以更新時(shí)序例外通路(Timing Exception Paths),引導(dǎo)ATPG來避免敏化這條通路。如果是功能性的路徑,那么在設(shè)計(jì)或者制造環(huán)節(jié)進(jìn)行修正,直至測(cè)試向量通過全速測(cè)試。T max越接近F max,測(cè)試的覆蓋率越高。

基于掃描的全速診斷［10］大致可以分為兩部分：由ATE上觀察到故障的鎖存器找出故障路徑；自動(dòng)化全速診斷。

由ATE上觀察到故障的鎖存器中找出故障路徑,需要注意以下兩點(diǎn)：當(dāng)時(shí)鐘速度從T max提升到t max,多時(shí)鐘故障通路有可能被激活,此時(shí)的搜索就不能只假定在一個(gè)單故障路徑；全速測(cè)試的故障有可能是由毛刺引起的,并不是故障路徑的每個(gè)節(jié)點(diǎn)都有跳變,所以搜索不能局限在有跳變的范圍內(nèi) 。

自動(dòng)化全速診斷可以分為3步：

(1) 對(duì)每一個(gè)出現(xiàn)故障現(xiàn)象的測(cè)試向量(故障向量),在觀測(cè)到故障的鎖存器中找到所有故障值的所有單跳變錯(cuò)誤。

(2) 從所有故障向量中得到候選項(xiàng)之后,找到一個(gè)覆蓋所有錯(cuò)誤向量的最小跳變錯(cuò)誤的最小集合。

(3) 為了觀察故障路徑,對(duì)于已經(jīng)確定的每個(gè)跳變錯(cuò)誤,圖形化展示所有能被故障向量解釋的故障路徑。這些通路用循跡跟蹤法來找到,從錯(cuò)誤點(diǎn)反向至在錯(cuò)誤點(diǎn)產(chǎn)生跳變的鎖存器,然后再前向至結(jié)束點(diǎn)［12］。

5 結(jié) 語

介紹了故障診斷的常見方法,重點(diǎn)介紹了基于掃描的故障診斷方法。隨著技術(shù)的不斷發(fā)展,對(duì)芯片故障診斷的要求也越來越高,基于掃描的集成電路故障診斷算法將是研究和應(yīng)用的熱點(diǎn)。

參考文獻(xiàn)

［1］Miron Abramovici,Melvin A Breuer,Arthur D Friedman.數(shù)字系統(tǒng)與可測(cè)性設(shè)計(jì)［M］.李華偉,魯巍,譯.北京：機(jī)械工業(yè)出版社,2006.

［2］Sheppard J W,Simpson W R.Research Perspectives and Case Studies in System Test and Diagnosis.Boston: Kluwer Academic Publishers,1998.

［3］Michael L Bushnell,Vishwani D Agrawal.超大規(guī)模集成電路測(cè)試［M］.蔣安平,馮建華,譯.北京:電子工業(yè)出版社,2005.

［4］Yoshinobu Higami,Kewal K Saluja.Fault Models and Test Generation for Iddq Testing.Design Automation Coference.2000.

［5］張?zhí)m,徐紅兵.一種新的IDDQ故障定位算法的研究.電子科技大學(xué)學(xué)報(bào),2004,33(2):133-136.

［6］雷紹充,邵志標(biāo).IDDQ測(cè)試全面系統(tǒng)化的研究.國內(nèi)外電子測(cè)量技術(shù),2004,23(5):2-9.

［7］曾曉杰,鄺繼順.基于螞蟻路徑的IDDT測(cè)試生成.科學(xué)技術(shù)與工程,2007,7(17):4 364-4 369.

［8］曾芷德.數(shù)字系統(tǒng)測(cè)試與可測(cè)性［M］.長沙:國防科技大學(xué)出版社,1992.

［9］胡晉.基于掃描的SoC全速測(cè)試及應(yīng)用.現(xiàn)代電子技術(shù),2007,30(8):192-194.

［10］Mehta V,Wang Z,Marek-Sadowska M,et al.Delay Fault Diagnosis for Non-Robust Test.Proc.International Symposium on Quality Electronic Design.2006.

［11］Maly W.Deformation of IC Structure in Test and Yield Learning.Proc Intl.Test Conf..2003:856-865.

［12］Wang Z,Marek-Sadowska M,Tsai K H,et al.Dwlay Fault Diagnosis Using Timing Information.Proc.International Symposium on Quality Electronic Design.2004.