基于ＵＳＢ的多通道高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：介紹了一種基于USB的多通道高速數(shù)據(jù)采集系統(tǒng)，給出了系統(tǒng)實(shí)現(xiàn)的具體方案，并對(duì)各部分硬件電路的設(shè)計(jì)進(jìn)行了闡述。對(duì)FPGA內(nèi)部各主要功能模塊設(shè)計(jì)做了簡(jiǎn)要介紹。該系統(tǒng)可以在硬件平臺(tái)不變的情況下，通過(guò)改變軟件程序?qū)崿F(xiàn)不同功能和技術(shù)指標(biāo)的系統(tǒng)，具有較高的通用性和實(shí)用價(jià)值。

關(guān)鍵詞：多通道 數(shù)據(jù)采集 USB

1.引言

隨著大規(guī)模集成電路與計(jì)算機(jī)科學(xué)技術(shù)的發(fā)展，數(shù)據(jù)采集技術(shù)將在雷達(dá)、通信、水聲遙感、語(yǔ)音處理、智能儀器、工業(yè)自動(dòng)化以及生物醫(yī)學(xué)工程等眾多領(lǐng)域得到廣泛的應(yīng)用。USB(Universal Serial Bus，通用串行總線)是一種計(jì)算機(jī)和外部設(shè)備進(jìn)行通信連接的新型接口，具有速度快、設(shè)備安裝和配置容易、易于擴(kuò)展、使用靈活、兼容性好的特點(diǎn)[1]。

本設(shè)計(jì)采用AD9239實(shí)現(xiàn)四通道數(shù)據(jù)采集，其采樣速率可達(dá)到200MHz，采集后的數(shù)據(jù)穿行送入FPGA中，完成數(shù)據(jù)采集后的存儲(chǔ)與預(yù)處理，對(duì)處理后的數(shù)據(jù)通過(guò)USB接口實(shí)現(xiàn)與PC機(jī)之間通信。為了可以產(chǎn)生200MHz的時(shí)鐘電路，本設(shè)計(jì)采用了ADI公司AD9516實(shí)現(xiàn)所需要的時(shí)鐘[2]。

2.系統(tǒng)工作原理及組成

該多通道高速數(shù)據(jù)采集系統(tǒng)主要包括了AD9516系統(tǒng)時(shí)鐘產(chǎn)生電路、信號(hào)調(diào)理電路、模擬數(shù)字轉(zhuǎn)換電路、FPGA及其外圍電路以及USB接口電路。具體的多通道高速數(shù)據(jù)采集系統(tǒng)原理框圖如圖1所示。

2.1 時(shí)鐘電路設(shè)計(jì)

AD9516是一款集低相位噪聲時(shí)鐘發(fā)生和低抖動(dòng)14通道時(shí)鐘分配功能于一體的時(shí)鐘分配器。其內(nèi)部集成1個(gè)整數(shù)N分頻的頻率合成器、2個(gè)參考輸入端、1個(gè)壓控振蕩器(VCO)、可調(diào)延遲線和14個(gè)時(shí)鐘驅(qū)動(dòng)器,還包括LVPECL、LVDS和CMOS輸出。另外,片內(nèi)集成的VCO可提高系統(tǒng)可靠性。14個(gè)輸出通道分別為6路(3對(duì))時(shí)鐘可高達(dá)1.6 GHz的LVPECL輸出和4路(2對(duì))時(shí)鐘高達(dá)800 MHz的LVDS輸出,LVDS時(shí)鐘輸出可選為高達(dá)200 MHz的兩通道CMOS輸出。AD9516可設(shè)置3種工作模式,包括外部VCO、外部CLK以及內(nèi)部VCO[3]。

2.2 AD采樣電路

AD9239是一款四通道、12位、250 MSPS模數(shù)轉(zhuǎn)換器（ADC），內(nèi)置溫度傳感器與高速串行接口。AD9239采用1.8 V單電源供電，輸入時(shí)鐘可由正弦波、LVPECL、TTL或LVDS差分驅(qū)動(dòng)。時(shí)鐘占空比穩(wěn)定器能在全速及各種時(shí)鐘占空比條件下實(shí)現(xiàn)高性能。內(nèi)置基準(zhǔn)電壓源無(wú)需外部去耦電路，并可以通過(guò)SPI控制進(jìn)行調(diào)整。具體內(nèi)部框圖如圖2所示。

2.3 FPGA電路設(shè)計(jì)

該設(shè)計(jì)中FPGA采用的是ALTERA公司StratixII系列器件EP2S60[4]。該器件繼承了Altera公司StratixII系列的共同優(yōu)點(diǎn)，由于引入了嶄新的自適應(yīng)邏輯模塊(ALM)，使得Stratix II有更高的性能和邏輯封裝、更少的邏輯和布線級(jí)數(shù)以及更強(qiáng)的DSP支持。此外，StratixII系列器件結(jié)構(gòu)還包括以下與布線矩陣相連的一些電路：TriMatrix存儲(chǔ)塊，時(shí)鐘延遲鎖相環(huán)（PLL）[5]。該設(shè)計(jì)中配置器件EPCS16采用主動(dòng)AS方式加載FPGA。

2.4 USB接口電路

為了可以將采集到的數(shù)據(jù)可以傳給PC機(jī)以實(shí)時(shí)顯示，該系統(tǒng)設(shè)計(jì)了USB接口電路。該接口電路主要采用了Cypress公司的USB2.0的集成微控制器CY7C68013，該芯片支持一種“E2PROM引導(dǎo)方式”，即先將固件下載到片外E2PROM中，當(dāng)每次USB設(shè)備通電后，F(xiàn)X2自動(dòng)將片外E2PROM中的程序讀入芯片中[5]。其框圖如圖3所示。

3.FPGA內(nèi)部功能

該多通道高速數(shù)據(jù)采集系統(tǒng)FPGA內(nèi)部功能主要包括系統(tǒng)全局時(shí)鐘模塊、AD9516時(shí)鐘配置模塊、串并轉(zhuǎn)換模塊、數(shù)據(jù)預(yù)處理模塊以及FIFO模塊。具體內(nèi)部功能模塊如圖4所示。FPGA程序的開發(fā)在QuartusⅡ6.0環(huán)境下，主要采用了模塊化編程與Verilog DHL語(yǔ)言編程相結(jié)合，實(shí)現(xiàn)各功能模塊開發(fā)。

4.結(jié)論

本文介紹了一種基于USB的多通道高速信數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)，利用單片高速A/D轉(zhuǎn)換器AD9239即可實(shí)現(xiàn)四通道高速數(shù)據(jù)采集。本設(shè)計(jì)中將采樣后的高速串行數(shù)據(jù)送入FPGA中，在完成串并轉(zhuǎn)換后可以實(shí)現(xiàn)信號(hào)的預(yù)處理。由于FPGA采用了高端芯片，可對(duì)采集后的數(shù)據(jù)進(jìn)行一些復(fù)雜算法的處理，利用FPGA可編程的特點(diǎn)，實(shí)現(xiàn)不同的功能。對(duì)于處理后的數(shù)據(jù)采用USB接口實(shí)現(xiàn)與PC機(jī)之間的通信。該方案在硬件平臺(tái)不改變的情況下，通過(guò)修改軟件程序，即可用于不同系統(tǒng)，因此該方法具有較高的通用性，適合工程應(yīng)用。◆

參考文獻(xiàn)：

[1] 張萍.基于USB接口的高增益多通道數(shù)據(jù)采集器的研制[D]，華中科技大學(xué)，2006

[2] 羅軼群，代作曉.基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J]. 現(xiàn)代電子技術(shù)，2008（15）

[3] 王和國(guó)，張玉靜，劉書明.基于AD9516的高速四通道時(shí)間交叉采樣時(shí)鐘的設(shè)計(jì)[J]．國(guó)外電子元器件，2008.6

[4] 段廣云.基于AD7865的高速多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J]，青海大學(xué)學(xué)報(bào)，2008.4

[5] 湯占軍. 基于USB的高速多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]，昆明理工大學(xué)，2007

作者簡(jiǎn)介：吳詩(shī)豪（1985-），男，苗族，貴州銅仁人，西北民族大學(xué)計(jì)算機(jī)科學(xué)與信息工程學(xué)院（二級(jí)單位），學(xué)生，專業(yè)計(jì)算機(jī)科學(xué)與技術(shù)。