基于TDDB的數(shù)字隔離器壽命測(cè)試系統(tǒng)

摘" 要： 為評(píng)估數(shù)字隔離器在長(zhǎng)期使用過程中的穩(wěn)定性和壽命，提出一種基于經(jīng)時(shí)擊穿（TDDB）的壽命測(cè)試系統(tǒng)，通過自動(dòng)化和多路并行測(cè)試來(lái)提升測(cè)試效率。具體方法包括設(shè)計(jì)一個(gè)支持16路同時(shí)進(jìn)行測(cè)試的系統(tǒng)，使用DSP控制程序和上位機(jī)軟件進(jìn)行數(shù)據(jù)處理，并通過增加電壓應(yīng)力來(lái)加速老化測(cè)試。實(shí)驗(yàn)結(jié)果表明：該系統(tǒng)能夠在檢測(cè)到失效時(shí)立即終止測(cè)試，并自動(dòng)記錄失效時(shí)間；同時(shí)通過模擬工作電壓環(huán)境，提高了測(cè)試結(jié)果的可靠性。與傳統(tǒng)方法相比，所設(shè)計(jì)系統(tǒng)顯著減少了人工干預(yù)，提高了測(cè)試效率和可靠性，并且能夠提前預(yù)警潛在故障，為電氣系統(tǒng)的穩(wěn)定運(yùn)行提供了有力保障。該研究對(duì)于提高數(shù)字隔離器的可靠性和壽命，以及保障電氣系統(tǒng)的安全運(yùn)行具有一定的理論和實(shí)踐意義。

關(guān)鍵詞： 數(shù)字隔離器； 經(jīng)時(shí)擊穿； 壽命測(cè)試； 可靠性評(píng)估； 柵氧化層擊穿； 回路電流監(jiān)測(cè)

中圖分類號(hào)： TN761?34" " " " " " " " " " " " " " " 文獻(xiàn)標(biāo)識(shí)碼： A" " " " " " " " " " "文章編號(hào)： 1004?373X（2025）06?0039?06

TDDB?based lifespan testing system for digital isolators

LI Ziteng1， WANG Jinjun1， CHEN Xuanyu2， WANG Kai1

（1. School of Electronic Information and Artificial Intelligence， Shaanxi University of Science amp; Technology， Xi’an 710021， China;

2. Xi’an Xiangteng Microelectronics Technology Co.， Ltd.， Xi’an 710068， China）

Abstract： In order to evaluate the stability and longevity of digital isolators during long?term usage， a lifespan testing system based on time?dependent dielectric breakdown （TDDB） is proposed， which can enhance testing efficiency by means of automation and multi?channel parallel testing. The specific method includes designing a 16?channel testing system， using DSP control program and PC software for data processing， and accelerating the aging test by increasing the voltage stress. The experimental results show that this system can immediately terminate the test and automatically record the failure time upon detecting a failure， while improving the reliability of testing results by simulating working voltage environments. In comparison with traditional methods， the designed system can significantly reduce manual intervention， enhance testing efficiency and reliability， and can preemptively warn of potential failures， providing strong assurance for the stable operation of electrical systems. This research has a certain theoretical and practical significance for improving the reliability and lifespan of digital isolators and ensuring the safe operation of electrical systems.

Keywords： digital isolator; time?dependent dielectric breakdown; lifespan testing; reliability assessment; gate oxide layer breakdown; loop current monitoring

0" 引" 言

數(shù)字隔離器在電氣系統(tǒng)中扮演著關(guān)鍵角色，用于隔離系統(tǒng)中不同元件間的數(shù)字信號(hào)或開關(guān)量信號(hào)，具有體積小、成本低及外圍電路簡(jiǎn)單等優(yōu)點(diǎn)，廣泛應(yīng)用于家用電器、醫(yī)療設(shè)備和工業(yè)控制系統(tǒng)等領(lǐng)域[1]。這些應(yīng)用領(lǐng)域?qū)?shù)字隔離器的可靠性要求極高，任何故障都可能導(dǎo)致系統(tǒng)崩潰或安全事故。

數(shù)字隔離器實(shí)現(xiàn)隔離的方式主要有電磁、電容和光耦合。光耦合隔離器由輸入LED、接收光電探測(cè)器和輸出驅(qū)動(dòng)組成，但由于其存在低速、傳輸單向性和不易集成等缺點(diǎn)，逐漸被與CMOS工藝兼容的電磁和電容耦合方案所取代[2]。目前，主流數(shù)字隔離器多采用片上變壓器或電容隔離技術(shù)。電磁耦合隔離利用磁耦合傳輸信號(hào)，在初級(jí)和次級(jí)線圈之間實(shí)現(xiàn)高電壓隔離，能夠與MCU和柵極驅(qū)動(dòng)器集成在CMOS芯片中[3]。

準(zhǔn)確的柵氧質(zhì)量評(píng)估方法對(duì)器件工作壽命的預(yù)測(cè)和柵氧可靠性機(jī)理研究具有重要意義。柵氧化層作為MOS器件的關(guān)鍵部分，其可靠性直接影響數(shù)字隔離器的性能。目前，常用的柵氧可靠性評(píng)估方法有：經(jīng)時(shí)擊穿（Time?dependent Dielectric Breakdown， TDDB）、高溫柵偏（HTGB）和高溫交流柵應(yīng)力（ACHTGS）等[4]。在適宜且穩(wěn)定的工作環(huán)境中，TDDB將是導(dǎo)致數(shù)字隔離器失效的一個(gè)重要機(jī)制。因此，數(shù)字隔離器的壽命測(cè)試和可靠性評(píng)估需要考慮TDDB這一失效機(jī)制。通過對(duì)數(shù)字隔離器進(jìn)行長(zhǎng)期壽命測(cè)試，監(jiān)測(cè)其在不同工作條件下的電學(xué)性能變化，可以評(píng)估絕緣材料的耐久性和隔離器的壽命。這有助于提前發(fā)現(xiàn)潛在問題，并采取措施改善設(shè)計(jì)和制造工藝，從而提高系統(tǒng)的可靠性和穩(wěn)定性。

TDDB測(cè)試能模擬數(shù)字隔離器在實(shí)際使用中可能面臨的電壓應(yīng)力，準(zhǔn)確評(píng)估其在工作環(huán)境中的性能和壽命。在TDDB測(cè)試中，記錄絕緣材料發(fā)生擊穿前的溫度、電場(chǎng)強(qiáng)度和時(shí)間等特征，有助于分析器件故障的原因和機(jī)理，為未來(lái)設(shè)計(jì)改進(jìn)提供依據(jù)。

1" TDDB原理及測(cè)試方法

1.1" TDDB原理簡(jiǎn)介

TDDB是柵氧化層的一種重要擊穿現(xiàn)象，也是半導(dǎo)體集成電路中的主要失效機(jī)制之一。目前，柵氧化層TDDB效應(yīng)是VLSI可靠性研究的一個(gè)重要內(nèi)容[5]。TDDB測(cè)試通過在介電材料中施加持續(xù)的電場(chǎng)應(yīng)力，模擬長(zhǎng)期使用中的電壓應(yīng)力情況，監(jiān)測(cè)絕緣層的擊穿時(shí)間來(lái)評(píng)估其可靠性，并預(yù)測(cè)實(shí)際使用中的性能表現(xiàn)。由于TDDB是集成電路領(lǐng)域中的重要失效機(jī)制，對(duì)其進(jìn)行研究和測(cè)試對(duì)于評(píng)估集成電路的可靠性和壽命至關(guān)重要。

1.2" 介電層擊穿模型

在電壓應(yīng)力作用下，柵氧化層的TDDB過程通常可分為兩個(gè)階段：損傷建立階段和突變失控階段[6]。關(guān)于 TDDB的主流模型有熱化學(xué)擊穿模型（E?Model）、陽(yáng)極空穴擊穿模型（1/E?Model）和V模型（V?Model）。在小于等于5 MV/cm的電場(chǎng)設(shè)計(jì)下，E模型具備更好的擬合效果，可以被用于各種介電層厚度，且具有物理退化機(jī)制理論基礎(chǔ)[5，7]，被視為所有模型中最為可靠的一種。

1.2.1" 陽(yáng)極空穴擊穿模型——1/E?Model

當(dāng)電子從多晶硅注入時(shí)，一些高能電子可直接越過3.1 eV的陰極勢(shì)壘而被SiO2電場(chǎng)加速到達(dá)陽(yáng)極；另一些能量較低的電子則通過F?N隧穿到SiO2的導(dǎo)帶或者直接隧穿到陽(yáng)極。

柵極氧化層上加的電場(chǎng)大于5 MV/cm，F(xiàn)?N隧穿將占主導(dǎo)地位，當(dāng)柵氧化層厚度小于5 nm時(shí)，直接隧穿將成為主導(dǎo)。電子高速穿越導(dǎo)致Si—O鍵損傷，產(chǎn)生陷阱增多，并發(fā)生正反饋。1/E?Model表達(dá)式如下：

式中：[tbd]為失效時(shí)間；[τ]為比例常數(shù)；G為電場(chǎng)加速因子；Eox為加在柵氧化層的電場(chǎng)強(qiáng)度；Ea為熱激活能；k為玻耳茲曼常數(shù)；T為絕對(duì)溫度。1/E模型建立在F?N隧穿電流的基礎(chǔ)上，適用于高電場(chǎng)高電流的情況。

1.2.2 熱化學(xué)擊穿模型——E?Model

假設(shè)氧化層老化和擊穿是一個(gè)熱動(dòng)力學(xué)過程，熱應(yīng)力和外加電場(chǎng)的作用使Si—O—Si鍵角度變大，由開始的120°增加到150°以上，形成氧空位結(jié)構(gòu)，出現(xiàn)Si—Si弱鍵。Si—Si鍵斷裂后出現(xiàn)SP2雜化以及空穴陷阱。在電場(chǎng)的作用下加速了共價(jià)鍵的斷裂，從而導(dǎo)致柵氧化層被擊穿。E模型表達(dá)式為：

E?Model不僅適用于高電場(chǎng)高電流的情況，也適用于低電場(chǎng)低電流的情況。但當(dāng)柵氧化層進(jìn)入超薄階段時(shí)，失效機(jī)理發(fā)生改變，E模型不能很好地解釋氧化層擊穿過程[6]。

1.3" 測(cè)試方法

TDDB測(cè)試采用恒定電壓法，如圖1所示。

在恒溫箱內(nèi)，將溫度控制為Tn，在隔離器兩側(cè)施加工頻恒定電壓Urms，根據(jù)VDE 0884?11（IEC 60747?11）標(biāo)準(zhǔn)的規(guī)定，數(shù)字隔離器的絕緣性能應(yīng)滿足以下要求：

假設(shè)回路電流為1 mA，此時(shí)的電流值已經(jīng)遠(yuǎn)大于兩個(gè)參考值，可以判定失效，因此將失效電流閾值設(shè)定為1 mA。

同一電壓下多個(gè)失效數(shù)據(jù)滿足威布爾分布，圖2中失效時(shí)間的確定參考標(biāo)準(zhǔn)IEC60747?17：2020，參考標(biāo)準(zhǔn)IEC62539：2007分析求得失效率滿足1 ppm的點(diǎn)，改變Urms獲得不同高電壓應(yīng)力下的壽命。

對(duì)于預(yù)期工作電壓范圍內(nèi)的較低電壓，失效時(shí)間通過參考TDDB模型外推獲得。圖3中工作電壓的確定參考標(biāo)準(zhǔn)IEC60747?17：2020。

2" 測(cè)試系統(tǒng)設(shè)計(jì)

本文旨在設(shè)計(jì)一種基于TDDB的數(shù)字隔離器壽命測(cè)試系統(tǒng)，通過對(duì)隔離器進(jìn)行長(zhǎng)期壽命測(cè)試，評(píng)估其在不同工作條件下的可靠性和穩(wěn)定性。該系統(tǒng)由軟件和硬件兩部分組成，旨在提供全面的壽命測(cè)試功能和實(shí)時(shí)監(jiān)測(cè)。

2.1" 系統(tǒng)設(shè)計(jì)概述

本系統(tǒng)旨在完成TDDB測(cè)試的同時(shí)監(jiān)測(cè)回路電流，當(dāng)出現(xiàn)過流的情況時(shí)，結(jié)束TDDB測(cè)試并記錄TDDB測(cè)試正常工作的時(shí)間。本系統(tǒng)整體設(shè)計(jì)框圖由硬件設(shè)計(jì)、軟件設(shè)計(jì)兩部分組成，如圖4所示。硬件部分可同時(shí)完成TDDB測(cè)試以及回路電流監(jiān)測(cè)，軟件部分包括DSP控制代碼以及上位機(jī)軟件代碼。

2.2" 軟件系統(tǒng)設(shè)計(jì)

軟件系統(tǒng)分為DSP控制代碼和上位機(jī)代碼兩種。DSP控制代碼負(fù)責(zé)實(shí)時(shí)的信號(hào)處理和控制任務(wù)，而上位機(jī)軟件則提供了用戶界面，實(shí)現(xiàn)了用戶與系統(tǒng)的交互和監(jiān)控。

2.2.1 DSP控制代碼

DSP控制代碼通過接收邏輯處理模塊傳輸?shù)臄?shù)據(jù)判斷TDDB測(cè)試模塊的工作狀態(tài)，隨后控制失效指示模塊，同時(shí)需要與上位機(jī)進(jìn)行通信。

首先需要進(jìn)行初始化配置，包括設(shè)置系統(tǒng)時(shí)鐘、初始化各個(gè)外設(shè)、配置中斷服務(wù)程序等。

進(jìn)入主循環(huán)后會(huì)對(duì)邏輯處理模塊傳來(lái)的數(shù)據(jù)進(jìn)行處理，當(dāng)出現(xiàn)過流時(shí)向上位機(jī)發(fā)送相應(yīng)的指令。如上位機(jī)發(fā)來(lái)命令，會(huì)在接收中斷函數(shù)進(jìn)行存儲(chǔ)，還會(huì)將中斷標(biāo)志位置1，隨后在主循環(huán)中判斷測(cè)試狀態(tài)，繼續(xù)執(zhí)行上位機(jī)發(fā)來(lái)的指令。DSP代碼流程如圖5所示。

2.2.2 上位機(jī)代碼

上位機(jī)軟件通過RS 485與DSP控制芯片進(jìn)行通信。該軟件可用于執(zhí)行硬件部分初始化操作、周期性發(fā)送命令以獲取回路電流狀態(tài)，并根據(jù)接收到的數(shù)據(jù)判斷是否有過流現(xiàn)象出現(xiàn)，最后將正常工作時(shí)間以Excel形式存儲(chǔ)。

軟件啟動(dòng)后需設(shè)定RS 485通信參數(shù)（如波特率、數(shù)據(jù)位等），以確保與DSP控制芯片的正常通信。成功通信后，軟件手動(dòng)發(fā)送初始化命令至DSP控制芯片，點(diǎn)亮失效檢測(cè)模塊中的發(fā)光二極管，驗(yàn)證其能否正常工作。設(shè)定定時(shí)器，以固定時(shí)間間隔向DSP發(fā)送狀態(tài)讀取命令。如果檢測(cè)到過流現(xiàn)象，軟件停止計(jì)時(shí)，并將正常工作時(shí)間以Excel格式存儲(chǔ)在指定路徑下。

軟件界面下方設(shè)置“重置”“更新”“結(jié)束”3個(gè)按鈕。點(diǎn)擊“重置”，系統(tǒng)會(huì)重新初始化上位機(jī)和回路檢測(cè)系統(tǒng)的失效檢測(cè)模塊；點(diǎn)擊“更新”，軟件會(huì)立即發(fā)送狀態(tài)讀取命令，獲取當(dāng)前TDDB測(cè)試模塊的工作狀態(tài)；點(diǎn)擊“結(jié)束”，軟件將終止運(yùn)行。

上位機(jī)軟件程序流程如圖6所示。

2.3" 硬件系統(tǒng)設(shè)計(jì)

硬件系統(tǒng)分為TDDB測(cè)試模塊和回路電流檢測(cè)模塊兩部分。回路電流檢測(cè)模塊是系統(tǒng)的核心部件，負(fù)責(zé)檢測(cè)TDDB測(cè)試回路的電流。當(dāng)檢測(cè)到電流超過1 mA時(shí)，將控制模塊斷開，并通過DSP向上位機(jī)軟件發(fā)送指令，改變TDDB測(cè)試狀態(tài)，停止計(jì)時(shí)并記錄正常測(cè)試時(shí)間。

回路電流檢測(cè)模塊為硬件系統(tǒng)的核心，如圖7虛框內(nèi)所示。

2.3.1 主要模塊電路設(shè)計(jì)

在本設(shè)計(jì)中需要對(duì)TDDB測(cè)試回路的輸入信號(hào)進(jìn)行處理并判斷是否過流，而且要實(shí)現(xiàn)對(duì)TDDB測(cè)試回路通斷的控制，需要對(duì)測(cè)試回路的工作狀態(tài)進(jìn)行顯示，并與上位機(jī)進(jìn)行通信。接下來(lái)將會(huì)分模塊對(duì)電路設(shè)計(jì)進(jìn)行介紹。

1） 限流保護(hù)模塊

限流保護(hù)模塊用于在TDDB測(cè)試模塊電流異常時(shí)保護(hù)回路電流檢測(cè)模塊，確保電流不會(huì)過載，避免設(shè)備或元件損壞。

TDDB測(cè)試電壓設(shè)定為5 kV，假設(shè)電流達(dá)到1 mA，此時(shí)回路阻抗為5 MΩ。限流電阻和TDDB測(cè)試模塊串聯(lián)，限流電阻的設(shè)置需兼顧保護(hù)作用和測(cè)試影響。綜合考慮后續(xù)器件的電壓限制，限流電阻設(shè)定為300 kΩ，通過串聯(lián)10個(gè)30 kΩ電阻實(shí)現(xiàn)。這種配置不僅提高了電路的功率承受能力，還提供了更好的熱管理和更高的容錯(cuò)性與穩(wěn)定性。

系統(tǒng)需監(jiān)測(cè)TDDB測(cè)試回路的電流，將電流信號(hào)轉(zhuǎn)換為電壓信號(hào)，可以簡(jiǎn)化信號(hào)處理并與現(xiàn)有電子元件更好的兼容。為此，將輸入信號(hào)從回路電流轉(zhuǎn)變?yōu)殡娮鑳啥说碾妷盒盘?hào)。此外，添加一個(gè)2 kΩ和一個(gè)20 Ω的電阻，進(jìn)一步方便后續(xù)測(cè)試和信號(hào)轉(zhuǎn)換。

2） 信號(hào)處理模塊

作為TDDB測(cè)試模塊和回路電流檢測(cè)模塊的橋梁，信號(hào)處理模塊是系統(tǒng)中一個(gè)很重要的模塊。由于輸入電壓信號(hào)幅值較小，首先需要對(duì)輸入的電壓信號(hào)進(jìn)行預(yù)處理，以適應(yīng)后續(xù)電路的要求。

輸入信號(hào)首先會(huì)輸入全差分隔離放大器，它負(fù)責(zé)將輸入信號(hào)進(jìn)行隔離和放大，以提高信號(hào)的質(zhì)量和穩(wěn)定性。只進(jìn)行放大還達(dá)不到后續(xù)處理需要的電平，需要有一個(gè)基準(zhǔn)電壓源來(lái)提供穩(wěn)定的2.5 V電壓。

經(jīng)放大后的輸入信號(hào)和基準(zhǔn)電壓源提供的2.5 V基準(zhǔn)電壓作為輸入接到軌到軌輸出儀表放大器，它負(fù)責(zé)將處理后的信號(hào)輸出到系統(tǒng)的其他模塊，同時(shí)可以通過調(diào)節(jié)特定引腳間接的電阻阻值大小靈活地調(diào)整輸出，其增益可從1調(diào)整至1 000，傳遞函數(shù)為：

式中，[G=1+49.4 kΩRG]，[RG]為芯片AD8226兩個(gè)[RG]引腳間的電阻。當(dāng)G=1時(shí)，其帶寬為1.5 MHz，共模抑制比最低為90 dB。

將本模塊的輸出電壓記作UMSP_OUT。

3） 邏輯處理模塊

經(jīng)過信號(hào)處理模塊后的電壓信號(hào)將通過邏輯處理模塊來(lái)進(jìn)行邏輯處理，可以把輸入信號(hào)轉(zhuǎn)換為期望的輸出信號(hào)，以此來(lái)判斷TDDB測(cè)試回路的電流是否超過1 mA。邏輯處理模塊連接示意圖如圖8所示。

信號(hào)首先通過雙路通用低電壓比較器，UMSP_OUT接在1IN+和2IN-，另外兩個(gè)輸入引腳1IN-和2IN+分別接兩個(gè)參考電壓，幅值為2.75 V和2.25 V。

當(dāng)IN-高于IN+，則輸出電壓為低；反之則輸出高電平。比較之后的兩個(gè)輸出將會(huì)同時(shí)作為下一級(jí)或門的輸入。

接下來(lái)會(huì)輸入到四路雙輸入正邏輯或非門，將用此或非門來(lái)實(shí)現(xiàn)R?S鎖存器。輸出信號(hào)Q用于調(diào)整控制模塊的工作狀態(tài)，同時(shí)發(fā)送給DSP進(jìn)行處理。

4） 控制模塊

控制模塊用于實(shí)現(xiàn)回路電流檢測(cè)模塊對(duì)外部TDDB測(cè)試電路的隔離和控制，可以通過控制高低電平的轉(zhuǎn)換來(lái)控制外部設(shè)備的開關(guān)狀態(tài)或工作模式。

控制模塊由繼電器和功率MOSFET組成。其中，功率MOSFET工作原理是基于MOSFET，特殊的結(jié)構(gòu)設(shè)計(jì)和工藝技術(shù)使得其具有低導(dǎo)通電阻、高開關(guān)速度和高溫度穩(wěn)定性等優(yōu)點(diǎn)，適用于各種高功率應(yīng)用場(chǎng)景。

功率MOSFET的通斷由系統(tǒng)的邏輯處理模塊控制，而其工作狀態(tài)會(huì)對(duì)繼電器的通斷起到控制作用。

5） 失效指示模塊

失效指示模塊是通過DSP控制的發(fā)光二極管（LED）來(lái)檢測(cè)系統(tǒng)中出現(xiàn)的故障或異常情況，以便觀察TDDB測(cè)試模塊的工作情況。

3" 測(cè)試與驗(yàn)證

為了驗(yàn)證軟硬件系統(tǒng)可否正常工作，將測(cè)試系統(tǒng)搭建起來(lái)進(jìn)行測(cè)試，測(cè)試平臺(tái)如圖9所示。

將電路連接好之后，配置串口信息以及數(shù)據(jù)存儲(chǔ)路徑，點(diǎn)擊“連接”。

連接成功后，點(diǎn)擊“重置”，檢查指示模塊能否正常工作，初始化結(jié)束后的軟件界面如圖10所示。

調(diào)節(jié)加在通道4測(cè)試電阻兩端的電壓，此時(shí)測(cè)試回路電流為1.6 mA，指示燈發(fā)光，同時(shí)軟件也改變指示狀態(tài)，如圖11所示。

可通過數(shù)據(jù)記錄下方的路徑，查看保存失效時(shí)間的文件。測(cè)試系統(tǒng)設(shè)計(jì)允許同時(shí)進(jìn)行多達(dá)16路的測(cè)試工作，這使得系統(tǒng)具有較高的并行性和效率。一旦系統(tǒng)檢測(cè)到數(shù)字隔離器的失效，會(huì)立即終止TDDB測(cè)試，并自動(dòng)記錄下失效發(fā)生的時(shí)間。這種自動(dòng)化的失效檢測(cè)和記錄功能在方便后續(xù)數(shù)據(jù)分析的同時(shí)極大地簡(jiǎn)化了測(cè)試過程，減少了人工干預(yù)，提高了整個(gè)測(cè)試系統(tǒng)的智能化水平。

4" 結(jié)" 語(yǔ)

本文介紹了一種基于TDDB的數(shù)字隔離器壽命測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。該系統(tǒng)通過軟硬件的設(shè)計(jì)，能夠?qū)?shù)字隔離器進(jìn)行長(zhǎng)期穩(wěn)定的壽命測(cè)試，并實(shí)時(shí)監(jiān)測(cè)其工作狀態(tài)，為可靠性評(píng)估提供支持。

本系統(tǒng)提高了測(cè)試效率，節(jié)省了人力資源，適用于電力系統(tǒng)、工業(yè)控制和汽車電子等領(lǐng)域的數(shù)字隔離器可靠性評(píng)估和測(cè)試。未來(lái)將探索更多應(yīng)用場(chǎng)景，擴(kuò)展TDDB測(cè)試相關(guān)數(shù)據(jù)，并不斷完善系統(tǒng)功能和性能，為數(shù)字隔離器的研究和應(yīng)用提供支持。

注：本文通訊作者為王進(jìn)軍。

參考文獻(xiàn)

[1] 傅錚翔，李飛.數(shù)字隔離器的失效分析及解決對(duì)策[J].電子與封裝，2023，23（9）：21?25.

[2] 廖坤，楊君中，鞠玲，等.一種基于OOK調(diào)制的電容型數(shù)字隔離器[J].微電子學(xué)與計(jì)算機(jī)，2022，39（9）：125?132.

[3] 余爾倍.電容型數(shù)字隔離器的研究與設(shè)計(jì)[D].武漢：華中科技大學(xué)，2021.

[4] 胡嘉豪，王英倫，代豪豪，等.SiC MOSFET器件柵氧可靠性研究綜述[J].電源學(xué)報(bào)，2024，22（4）：1?11.

[5] 李新瑞.基于TDDB效應(yīng)的年齡傳感器技術(shù)研究[D].成都：電子科技大學(xué)，2017.

[6] 趙文靜，丁夢(mèng)光，楊曉麗，等.柵氧化層經(jīng)時(shí)擊穿的非平衡統(tǒng)計(jì)理論分析方法[J].物理學(xué)報(bào)，2020，69（10）：124?132.

[7] MCPHERSON J， REDDY V， BANERJEE K， et al. Comparison of E and 1/E TDDB models for SiO/sub 2/ under long?term/low?field test conditions [C]// International Electron Devices Meeting 1998. Technical Digest （Cat. No.98CH36217）. San Francisco， CA， USA， 1998： 171?174.

[8] 徐通.65 nm MOS器件TDDB效應(yīng)的仿真與測(cè)試[D].西安：西安電子科技大學(xué)，2017.

[9] VOLLERTSEN R P， WU E Y. Gate oxide reliability parameters in the range 1.6 to 10 nm [C]// 2003 IEEE International Integrated Reliability Workshop Final Report. [S.l.]： IEEE， 2003： 10?15.

[10] 廖京寧，郭春生，劉鵬飛，等.CMOS TDDB柵氧化層擊穿模型的改進(jìn)[C]//第十四屇全國(guó)半導(dǎo)體集成電路、硅材料學(xué)術(shù)年會(huì)論文集.北京：中國(guó)電子學(xué)會(huì)，2005：188?191.

[11] FALIDAS K E， EVERDING M B， VIEGAS A E， et al. Automated reliability calculation of failure rate， lifetime extrapolation and prediction for embedded metal?insulator?metal capacitors using an optimized time?dependent?dielectric?breakdown model [J]. Microelectronics reliability， 2023， 150： 115191.

[12] HOLGER S， MINWHO L， TOM B， et al. The influence of extended defects in 4H?SiC epitaxial layers on gate oxide performance and reliability [J]. Materials science forum， 2023， 6833： 127?133.

[13] 孟逸飛，肖知明，楊君中，等.電容型數(shù)字隔離器編解碼電路設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2023，40（12）：102?109.

作者簡(jiǎn)介：李梓騰（1999—），男，陜西咸陽(yáng)人，碩士研究生，研究方向?yàn)镃MOS混合信號(hào)集成電路設(shè)計(jì)。

王進(jìn)軍（1980—），男，陜西禮泉人，碩士研究生，副教授，研究方向?yàn)镃MOS混合信號(hào)集成電路設(shè)計(jì)、超大規(guī)模集成電路與系統(tǒng)設(shè)計(jì)、半導(dǎo)體光電器件與光電集成、功率半導(dǎo)體器件與集成技術(shù)、智能傳感與信號(hào)處理。

收稿日期：2024?07?07" " " " " "修回日期：2024?08?19

基金項(xiàng)目：陜西省教育廳科研計(jì)劃專項(xiàng)項(xiàng)目：A1GaN/GaN HEMT電力電子器件的優(yōu)化與性能研究（18JK0103）