一種基于開(kāi)爾文封裝的SiC MOSFET器件鍵合線狀態(tài)監(jiān)測(cè)方法

摘" 要： 隨著SiC MOSFET器件的廣泛應(yīng)用，其可靠性問(wèn)題備受關(guān)注。鍵合線失效是SiC MOSFET器件故障的主要原因，因此需要對(duì)其進(jìn)行狀態(tài)監(jiān)測(cè)以保證器件的正常運(yùn)行。文中提出一種基于開(kāi)爾文封裝的SiC MOSFET器件鍵合線狀態(tài)監(jiān)測(cè)方法。當(dāng)鍵合線失效時(shí)，其等效阻抗會(huì)發(fā)生變化，故在開(kāi)爾文源極和功率源極之間注入恒定的高頻脈動(dòng)電流，將阻抗的變化轉(zhuǎn)換為開(kāi)爾文源極和功率源極兩端電壓的變化，通過(guò)該電壓對(duì)鍵合線健康狀態(tài)進(jìn)行監(jiān)測(cè)。實(shí)驗(yàn)結(jié)果表明，所提方法監(jiān)測(cè)參量的變化可以直觀地反映失效鍵合線的數(shù)目。該方法通過(guò)外加高頻脈動(dòng)電流源實(shí)現(xiàn)對(duì)鍵合線的監(jiān)測(cè)，只需測(cè)量對(duì)應(yīng)電壓，參數(shù)提取簡(jiǎn)單，特征參量與鍵合線失效關(guān)系明顯，無(wú)需復(fù)雜的數(shù)據(jù)處理和計(jì)算；此外，還不受源極電流等功率回路參數(shù)和驅(qū)動(dòng)回路的影響，電路結(jié)構(gòu)精簡(jiǎn)可靠，具有在線監(jiān)測(cè)的潛力。

關(guān)鍵詞： SiC MOSFET器件； 鍵合線狀態(tài)監(jiān)測(cè)； 開(kāi)爾文封裝； 鍵合線失效； 監(jiān)測(cè)電路； 高頻脈動(dòng)電流

中圖分類(lèi)號(hào)： TN386?34" " " " " " " " " " " " " " "文獻(xiàn)標(biāo)識(shí)碼： A" " " " " " " " " " " 文章編號(hào)： 1004?373X（2025）04?0040?05

Method of SiC MOSFET device bond wire condition monitoring based on Kelvin package

XUE Bingjun， GUO Shilong， YAN Yanjin

（College of Electrical Engineering amp; New Energy， China Three Gorges University， Yichang 443000， China）

Abstract： With the wide application of SiC MOSFET device， its reliability has attracted much attention. Bond wire failure is the main cause of SiC MOSFET device failure， so it is necessary to monitor its condition to ensure the normal operation of the device. A method of SiC MOSFET device bond wire condition monitoring based on Kelvin package is proposed. When the bond wire fails， its equivalent impedance can change. A constant high frequency pulsating current is injected between the Kelvin source and the power source to convert the impedance change into the voltage change at both ends of the Kelvin source and the power source， which can be used to monitoring the health condition of the bond wire. The experimental results show that the proposed method can intuitively reflect the number of failed bond wires by monitoring the changes in parameters. The method can monitor the bond wire by plus external high frequency pulsating current. It only needs to measure the corresponding voltage. Parameter extraction is simple， and the relationship between characteristic parameters and the bond wire failure is obvious， without complicated data processing and calculation. In addition， it is not affected by power loop parameters such as source current and drive loop. The circuit structure is simple and reliable， which has the potential of online monitoring.

Keywords： SiC MOSFET device; bond wire condition monitoring; Kelvin package; bond wire failure; monitoring circuit; high frequency pulsating current

0" 引" 言

SiC MOSFET器件具有高擊穿場(chǎng)強(qiáng)、高飽和電子漂移速率、高熱導(dǎo)率等優(yōu)點(diǎn)，在高頻、高溫應(yīng)用領(lǐng)域有較好的應(yīng)用前景[1?2]。但是復(fù)雜惡劣的工作條件使得SiC MOSFET更容易發(fā)生老化，由此引起的故障可能會(huì)造成巨大損失[3]。因此，監(jiān)測(cè)器件的失效進(jìn)程，提前更換老化嚴(yán)重的SiC MOSFET器件，以有效保證系統(tǒng)的可靠運(yùn)行是十分重要的[4]。在SiC MOSFET的各種故障情況中，由不同材料之間的熱膨脹系數(shù)不匹配引起的鍵合線斷裂是其中一種常見(jiàn)的原因。

在封裝類(lèi)型方面，SiC MOSFET有開(kāi)爾文封裝和非開(kāi)爾文封裝兩種[5]。與非開(kāi)爾文封裝相比，開(kāi)爾文封裝中源極鍵合線位于開(kāi)爾文源極和功率源極之間[6]，如圖1所示。開(kāi)爾文源極和柵極所在的控制回路與功率源極所在的功率回路相互解耦，使得柵極驅(qū)動(dòng)電壓不受鍵合線上寄生電感產(chǎn)生的電壓降的影響，從而降低了損耗并改善了開(kāi)關(guān)性能[7]。開(kāi)爾文封裝所具有的特殊性也使得直接通過(guò)開(kāi)爾文源極和功率源極對(duì)鍵合線的健康狀態(tài)進(jìn)行監(jiān)測(cè)成為一種可能。

針對(duì)鍵合線狀態(tài)監(jiān)測(cè)的研究，國(guó)內(nèi)外學(xué)者已提出多種方法。文獻(xiàn)[8]提出在SiC MOSFET開(kāi)通過(guò)程中，使用開(kāi)爾文源極與功率源極之間的電壓振蕩峰值和電路寄生電感的電壓振蕩峰值之比的變化，來(lái)表征SiC MOSFET鍵合線健康狀態(tài)，但在采集瞬態(tài)高頻信號(hào)時(shí)易受環(huán)境中的電磁或噪聲干擾。文獻(xiàn)[9?10]用SiC MOSFET開(kāi)爾文源極和功率源極之間的電壓降來(lái)監(jiān)測(cè)SiC MOSFET鍵合線健康狀態(tài)，但是需要保證每次測(cè)量電壓時(shí)的負(fù)載電流均相等，對(duì)采集時(shí)序的控制有著很?chē)?yán)格的要求。非開(kāi)爾文封裝中與功率回路相關(guān)的特征參量，如導(dǎo)通電阻[11]和體二極管壓降[12]，也可用于開(kāi)爾文封裝的器件，但是會(huì)受到結(jié)溫和其他老化類(lèi)型的影響，同時(shí)上述特征參量在鍵合線失效時(shí)的變化不夠明顯，不利于辨識(shí)。

鑒于上述問(wèn)題，基于帶有開(kāi)爾文源極的SiC MOSFET封裝結(jié)構(gòu)的特點(diǎn)，本文采用了一種外加高頻脈動(dòng)電流源的監(jiān)測(cè)方法，通過(guò)監(jiān)測(cè)開(kāi)爾文源極和功率源極兩端的電壓來(lái)評(píng)估SiC MOSFET的鍵合線健康狀態(tài)。該方法無(wú)需測(cè)量電流或者與柵極驅(qū)動(dòng)器配合，且不受功率回路參量（如源極電流）的影響；同時(shí)，該監(jiān)測(cè)電路的結(jié)構(gòu)簡(jiǎn)單、可靠性高，監(jiān)測(cè)方法易于實(shí)施。

1" 鍵合線老化監(jiān)測(cè)原理

1.1" 鍵合線失效機(jī)理

SiC MOSFET鍵合線連接內(nèi)部芯片和外部端子，起著載流作用。為了防止單根鍵合線上電流過(guò)大，同時(shí)避免單根鍵合線脫落導(dǎo)致整個(gè)SiC MOSFET失效，在SiC MOSFET制造時(shí)將鍵合線多根并聯(lián)引出。

組成SiC MOSFET的材料熱膨脹系數(shù)（CTE）不匹配是造成鍵合線斷裂的主要原因。SiC MOSFET封裝模型和熱膨脹系數(shù)分布如圖2所示。

當(dāng)器件的溫度變化時(shí)，鋁鍵合線、焊料、銅層等材料所具有的不同的熱膨脹系數(shù)會(huì)造成不同的形變，產(chǎn)生機(jī)械應(yīng)力。在長(zhǎng)期工作的過(guò)程中，隨著溫度不斷變化，機(jī)械應(yīng)力也發(fā)生變化，最終導(dǎo)致鍵合線斷裂失效[13?14]。當(dāng)部分鍵合線失效后，其他鍵合線上的電流增大，加快了未老化鍵合線的失效進(jìn)程，造成了器件的不穩(wěn)定性。雖然鍵合線的脫落過(guò)程不能直接觀測(cè)，但是可通過(guò)電氣參數(shù)的變化對(duì)其進(jìn)行監(jiān)測(cè)。

1.2" 鍵合線狀態(tài)監(jiān)測(cè)原理

帶有開(kāi)爾文源極的SiC MOSFET內(nèi)部結(jié)構(gòu)如圖3所示。從圖3中可以看出，該器件包括1根柵極鍵合線、1根開(kāi)爾文源極鍵合線和4根功率源極鍵合線。功率源極鍵合線承受的機(jī)械應(yīng)力最大，比其他端子的鍵合線更容易出現(xiàn)故障，因此通常對(duì)功率源極鍵合線進(jìn)行監(jiān)測(cè)。

SiC MOSFET的鍵合線部分可等效為電阻和電感的組合，SiC MOSFET等效電路如圖4所示。圖中：電阻為mΩ級(jí)；電感為nH級(jí)。

為了對(duì)鍵合線的斷裂進(jìn)行監(jiān)測(cè)，需要對(duì)注入電流的大小和頻率進(jìn)行選擇。若電流過(guò)大可能導(dǎo)致KS端的鍵合線無(wú)法承受，且可能對(duì)器件的正常運(yùn)行造成影響；而較小的直流或頻率較低的電流又難以體現(xiàn)出鍵合線斷裂后阻抗的細(xì)微變化，故監(jiān)測(cè)時(shí)需采用高頻脈動(dòng)電流。在開(kāi)爾文源極KS和功率源極S兩端連接高頻電流源，對(duì)鍵合線上施加高頻恒流時(shí)，產(chǎn)生與之對(duì)應(yīng)的高頻電壓vKS_S。當(dāng)SiC MOSFET鍵合線發(fā)生斷裂或脫落后，鍵合線的等效阻抗ZKS_S發(fā)生變化，在高頻電流iinj不變的情況下，對(duì)應(yīng)的高頻電壓vKS_S隨之發(fā)生變化。斷裂或脫落的鍵合線根數(shù)增多導(dǎo)致鍵合線等效阻抗ZKS_S增大，使得高頻電壓值vKS_S也增大。

2" 監(jiān)測(cè)電路及方法

本文使用的監(jiān)測(cè)電路總體原理圖如圖5所示，主要由STM32、DDS芯片ADI AD9851、濾波電路、高頻脈動(dòng)恒流源和被測(cè)器件組成。

高頻脈動(dòng)恒流源監(jiān)測(cè)電路原理圖如圖6所示。

高頻脈動(dòng)電壓信號(hào)vcnt由微處理器驅(qū)動(dòng)DDS芯片ADI AD9851產(chǎn)生，經(jīng)過(guò)低通濾波電路后輸出給比例放大電路，對(duì)其進(jìn)行比例放大后，通過(guò)壓流轉(zhuǎn)換電路轉(zhuǎn)化為幅值周期恒定的高頻脈動(dòng)恒定電流。輸出電流iinj為：

[iinj=VAUX-v1R1·1+ββ]

[v1=1+R2R3vcnt]

式中：v1為經(jīng)過(guò)比例放大后的高頻脈動(dòng)電壓信號(hào)；R2為比例放大電路的反饋電阻；R3為比例放大電路的比例電阻；iinj為高頻脈動(dòng)恒流源監(jiān)測(cè)電路所給定的輸出電流；VAUX為直流電壓；R1為調(diào)節(jié)輸出電流的可變電阻；β為三極管電流增益。

SiC MOSFET的開(kāi)爾文源極和功率源極兩端電壓計(jì)算公式如下：

[vKS_S=iinj·ZKS_S]

式中：vKS_S為SiC MOSFET器件開(kāi)爾文源極和功率源極兩端電壓；ZKS_S為開(kāi)爾文源極和功率源極之間的鍵合線等效阻抗。

3" 仿真驗(yàn)證

根據(jù)上述鍵合線失效情況監(jiān)測(cè)方法，選擇合適的電路參數(shù)進(jìn)行仿真?；赥ina?TI仿真軟件建立了仿真模型，將單根鍵合線的阻抗等效為電阻和電感的串聯(lián)，電阻設(shè)置為1.1 mΩ，電感設(shè)置為7.54 nH，AD9851產(chǎn)生的高頻脈動(dòng)電壓信號(hào)由電壓源模擬生成，仿真結(jié)果如圖7所示。

從圖7仿真結(jié)果中可以看出，所提電路可提供所述高頻脈動(dòng)恒定電流，且電壓vKS_S的變化趨勢(shì)和鍵合線老化趨勢(shì)是保持一致的。在鍵合線未發(fā)生老化即斷裂根數(shù)i=0時(shí)，電壓vKS_S在恒定電流的作用下保持不變。當(dāng)鍵合線發(fā)生失效后，電壓vKS_S的峰峰值明顯增大，且隨著鍵合線斷裂根數(shù)的增加，電壓vKS_S的峰峰值持續(xù)增大。說(shuō)明通過(guò)監(jiān)測(cè)開(kāi)爾文源極和功率源極兩端的電壓vKS_S的峰峰值，可判斷鍵合線是否發(fā)生失效。通過(guò)電壓vKS_S的峰峰值變化程度，可反映鍵合線斷裂的根數(shù)。

4" 實(shí)驗(yàn)驗(yàn)證

基于仿真結(jié)果設(shè)計(jì)制作電路，選取Tokmas CI60N120SM4為監(jiān)測(cè)對(duì)象進(jìn)行實(shí)驗(yàn)驗(yàn)證。為了快速獲取鍵合線老化后的SiC MOSFET器件，通過(guò)破壞SiC MOSFET器件封裝，逐根剪斷鍵合線的方式來(lái)模擬實(shí)際工況中鍵合線的失效情況。

注入開(kāi)爾文源極的高頻脈動(dòng)恒定電流iinj，其頻率為50 MHz，直流偏置為475 mA左右，峰峰值為206 mA左右，擬合后的實(shí)驗(yàn)波形如圖8a）所示。

SiC MOSFET器件vKS_S的實(shí)驗(yàn)波形擬合圖如圖8b）所示。實(shí)驗(yàn)結(jié)果總體趨勢(shì)和仿真結(jié)果基本保持一致。由于鍵合線電阻和電感過(guò)小，難以精確測(cè)量，仿真中使用的阻抗為某一典型值，并不代表所使用器件的阻抗值；且在高頻情況下，鍵合線受集膚效應(yīng)和鄰近效應(yīng)的影響，其等效阻抗會(huì)產(chǎn)生較大變化，其中感抗受到的影響更加嚴(yán)重，所以仿真波形和實(shí)驗(yàn)波形的峰峰值和相位存在一定差異。

電壓vKS_S峰峰值變化趨勢(shì)如圖9所示。從器件運(yùn)行的安全性考慮，當(dāng)少量鍵合線失效時(shí)，可將器件作為亞健康狀態(tài)，器件仍可繼續(xù)運(yùn)行。但鍵合線的斷裂會(huì)造成剩余鍵合線上流過(guò)的電流增大，其承受的機(jī)械應(yīng)力隨之增大，從而使老化進(jìn)程加快，距離器件完全損壞的時(shí)間進(jìn)一步縮短。為了使器件所在系統(tǒng)能夠安全穩(wěn)定運(yùn)行，可將鍵合線斷裂2根或3根作為器件失效的依據(jù)進(jìn)行器件更換。在這兩種情況下，電壓vKS_S峰峰值達(dá)到498.7 mV或522.9 mV。

5" 結(jié)" 論

本文提出了一種基于開(kāi)爾文封裝的SiC MOSFET器件鍵合線失效監(jiān)測(cè)方法，通過(guò)鍵合線等效阻抗的變化反映鍵合線的失效情況，并設(shè)計(jì)了一種監(jiān)測(cè)電路，通過(guò)開(kāi)爾文源極注入高頻脈動(dòng)恒定電流，對(duì)開(kāi)爾文源極和功率源極兩端電壓進(jìn)行監(jiān)測(cè)。實(shí)驗(yàn)結(jié)果表明，SiC MOSFET器件開(kāi)爾文源極和功率源極兩端電壓的變化趨勢(shì)和鍵合線失效的變化趨勢(shì)是保持一致的，且電壓的變化可反映鍵合線失效數(shù)目。

所提方法通過(guò)外加電流源進(jìn)行監(jiān)測(cè)，只需測(cè)量對(duì)應(yīng)電壓，不需要測(cè)量源極電流等其他參數(shù)，也不受源極電流的影響。該方法具有在線監(jiān)測(cè)的潛力，且電路結(jié)構(gòu)簡(jiǎn)單，可靠性高，監(jiān)測(cè)方法易于實(shí)施。

注：本文通訊作者為薛炳君。

參考文獻(xiàn)

[1] 孟德煬，程志江，陳星志.基于SiC器件的交錯(cuò)并聯(lián)雙向DC?DC變換器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2022，45（18）：47?50.

[2] 盛況，郭清，張軍明，等.碳化硅電力電子器件在電力系統(tǒng)的應(yīng)用展望[J].中國(guó)電機(jī)工程學(xué)報(bào)，2012（30）：1?7.

[3] YANG F， UGUR E， PU S， et al. Investigation of aging′s effect on the conduction and switching loss in SiC MOSFETs [C]// Proceedings of the 2019 IEEE Energy Conversion Congress and Exposition （ECCE）. Baltimore， MD， USA： IEEE， 2019： 6166?6173.

[4] PU S， YANG F， VANKAYALAPATI B T， et al. Aging mechanisms and accelerated lifetime tests for SiC MOSFETs： an overview [J]. IEEE journal of emerging and selected topics in power electronics， 2022， 10（1）： 1232?1254.

[5] LI Y， ZHANG Y， GAO Y， et al. Switching characteristic analysis and application assessment of SiC MOSFET with common source inductance and kelvin source connection [J]. IEEE transactions on power electronics， 2022， 37（7）： 7941?7951.

[6] YANG F， PU S， AKIN B， et al. Package degradation’s impact on SiC MOSFETs loss： a comparison of kelvin and non?kelvin designs [C]// Proceedings of the 2021 IEEE Applied Power Electronics Conference and Exposition. Phoenix， AZ， USA： IEEE， 2021： 12284.

[7] 高遠(yuǎn)，陳橋梁.碳化硅功率器件：特性、測(cè)試和應(yīng)用技術(shù)[M].北京：機(jī)械工業(yè)出版社，2021.

[8] XIE M， SUN P， OUYANG W， et al. Online monitoring bond wires fault of SiC MOSFETs with kelvin package based on turn?on source voltage ringing [J]. IEEE transactions on industrial electronics， 2024， 71（8）： 9767?9776.

[9] BAKER N， LUO H， IANNUZZO F. Simultaneous on?state voltage and bond?wire resistance monitoring of silicon carbide MOSFETs [J]. Sensor， 2017， 10（3）： 10.

[10] GONZALEZ?HERNANDO F， SAN?SEBASTIAN J， GARCIA?BEDIAGA A， et al. Wear?out condition monitoring of IGBT and mosfet power modules in inverter operation [J]. IEEE transactions on industry applications， 2019， 55（6）： 6184?6192.

[11] UGUR E， YANG F， PU S， et al. Degradation assessment and precursor identification for SiC MOSFETs under high temp cycling [J]. IEEE transactions on industry applications， 2019， 55（3）： 2858?2867.

[12] UGUR E， XU C， YANG F， et al. A new complete condition monitoring method for SiC Power MOSFETs [J]. IEEE transactions on industrial electronics， 2021， 68（2）： 1654?1664.

[13] 王學(xué)梅，張波，吳海平.基于失效物理的功率器件疲勞失效機(jī)理[J].電工技術(shù)學(xué)報(bào)，2019，34（4）：717?727.

[14] 康建龍，辛振，陳建良，等.SiC MOSFET短路失效與退化機(jī)理研究綜述及展望[J].中國(guó)電機(jī)工程學(xué)報(bào)，2021，41（3）：1069?1084.

作者簡(jiǎn)介：薛炳君（1999—），男，河南商丘人，在讀碩士研究生，研究方向?yàn)镾iC功率MOSFET鍵合線狀態(tài)監(jiān)測(cè)方法。

郭世龍（2000—），男，四川彭州人，在讀碩士研究生，研究方向?yàn)镚aN功率器件加速老化及可靠性分析。

嚴(yán)焱津（2000—），女，福建福州人，在讀碩士研究生，研究方向?yàn)楣β蔍GBT模塊鍵合線狀態(tài)監(jiān)測(cè)方法。