基于電磁兼容技術(shù)的PCB設(shè)計(jì)方法研究

摘要：隨著電子系統(tǒng)的速率與密度不斷提升，印制電路板（Printed Circuit Board，PCB）的設(shè)計(jì)復(fù)雜度也與日俱增，由此帶來(lái)了更多的電磁兼容問(wèn)題。通過(guò)分析電磁兼容性機(jī)理及PCB設(shè)計(jì)中的電磁干擾現(xiàn)象，分別在時(shí)域、頻域下建模仿真，研究了布線類型和屏蔽地線對(duì)電磁兼容性的影響。在實(shí)際應(yīng)用中，可以通過(guò)布帶狀線及插入屏蔽地線的方法抑制電磁干擾對(duì)PCB級(jí)電磁兼容性的影響。

關(guān)鍵詞：電磁兼容；串?dāng)_；耦合

中圖分類號(hào)：TN03" " 文獻(xiàn)標(biāo)志碼：A" " 文章編號(hào)：1671-0797（2025）03-0031-05

DOI：10.19514/j.cnki.cn32-1628/tm.2025.03.009

0" " 引言

電磁兼容技術(shù)（Electromagnetic Compatibility，EMC）本質(zhì)即“電磁和諧”，主要探討電磁干擾及其抗干擾能力，因此電磁兼容最終是一種綜合各方面考慮之后的折衷結(jié)果，也是一種最優(yōu)化的設(shè)計(jì)[1]。電磁兼容性指的是設(shè)備、分系統(tǒng)、系統(tǒng)在同一特定的電磁環(huán)境中，能夠同時(shí)正常運(yùn)行并完成各自功能的能力。同時(shí)，它們所發(fā)出的電磁輻射也應(yīng)控制在規(guī)定的限值內(nèi)，以免干擾其他設(shè)備的正常運(yùn)行，從而實(shí)現(xiàn)設(shè)備間和系統(tǒng)間的相互不干擾、可靠協(xié)同工作。因此，電磁兼容是電磁干擾的對(duì)立統(tǒng)一，是一種相互妥協(xié)的結(jié)果[2]。

目前，電子系統(tǒng)正在向高速率和高密度發(fā)展。隨著電子系統(tǒng)體積的不斷減小，集成電路的集成度卻在持續(xù)提升，這導(dǎo)致印制電路板上的元器件和印制線變得愈加密集，印制板層數(shù)也在不斷增加，并且信號(hào)的速率和頻率逐漸提高，信號(hào)的上升時(shí)間越來(lái)越短。這些變化使得電磁環(huán)境愈加復(fù)雜，設(shè)備內(nèi)部由于電感耦合和電容耦合而引發(fā)的電磁兼容問(wèn)題也隨之增加，由此引發(fā)的信號(hào)完整性及功率完整性問(wèn)題也愈發(fā)嚴(yán)重[3]。因此，PCB的電磁兼容性是系統(tǒng)EMC的根本。PCB的電磁兼容性屬于部件級(jí)EMC問(wèn)題，其涉及PCB元器件的合理布局、印制線設(shè)計(jì)、PCB互聯(lián)等問(wèn)題。本文將以電磁兼容技術(shù)在PCB設(shè)計(jì)中的應(yīng)用為落點(diǎn)，通過(guò)建模及仿真驗(yàn)證的手段重點(diǎn)討論輻射干擾這一電磁干擾現(xiàn)象對(duì)PCB上受擾信號(hào)的干擾程度及影響機(jī)理，并利用插入屏蔽地線、優(yōu)化布局等手段驗(yàn)證電磁兼容技術(shù)在PCB設(shè)計(jì)中的優(yōu)化效果。

1" " PCB設(shè)計(jì)中的電磁干擾現(xiàn)象

在PCB設(shè)計(jì)布局布線中，電磁干擾問(wèn)題主要分為如下三類：1）印制線輻射電磁干擾：高頻率信號(hào)通過(guò)印制線傳輸時(shí)會(huì)形成電磁輻射，導(dǎo)致周圍電路無(wú)法正常工作。尤其是耦合長(zhǎng)度較大的印制線、高速率信號(hào)線和載有大電流的信號(hào)線，其上的信號(hào)電壓和電流變化較大，變化的電場(chǎng)引起更大的位移電流，變化的磁場(chǎng)引起更大的感應(yīng)電流，進(jìn)而形成電磁輻射干擾[4]。2）互耦電磁干擾：當(dāng)多條信號(hào)線或電源線之間線間距過(guò)小或耦合長(zhǎng)度過(guò)大時(shí)，它們之間會(huì)產(chǎn)生電磁耦合現(xiàn)象。實(shí)際的耦合機(jī)制是通過(guò)電場(chǎng)和磁場(chǎng)實(shí)現(xiàn)的，在系統(tǒng)中，任何兩個(gè)線網(wǎng)之間總會(huì)有電磁場(chǎng)產(chǎn)生的容性耦合和感性耦合。這兩種耦合現(xiàn)象會(huì)通過(guò)串?dāng)_的形式表現(xiàn)出來(lái)。同時(shí)串?dāng)_無(wú)法消除，只能采取相應(yīng)的優(yōu)化措施減少串?dāng)_的幅度，達(dá)到系統(tǒng)允許的安全容限水平以下。3）屏蔽地線電磁干擾：所謂屏蔽，就是用導(dǎo)電材料制成的金屬屏蔽體將電磁干擾源限制在一定范圍內(nèi)，使干擾源從屏蔽體的一面耦合或輻射到另一面時(shí)受到抑制或衰減。屏蔽的要點(diǎn)在于完整的屏蔽導(dǎo)體和良好的接地，屏蔽地線作為信號(hào)回流的路徑，若不能通過(guò)過(guò)孔連接至信號(hào)參考地，其上的噪聲將會(huì)在接地兩端來(lái)回反射，進(jìn)一步增大電磁干擾[5]。

因此，在客觀可以實(shí)現(xiàn)的條件下，應(yīng)盡量采用以下設(shè)計(jì)方法：1）合理布局，根據(jù)信號(hào)線速率、類型合理選擇布線類型，盡量使用帶狀線布線。2）短信號(hào)路徑，盡量縮短信號(hào)線的長(zhǎng)度，減少信號(hào)的延遲和輻射，同時(shí)降低對(duì)地的寄生電感。3）屏蔽與隔離，對(duì)于特別敏感或產(chǎn)生強(qiáng)干擾的區(qū)域，可以采用插入屏蔽地線的方法進(jìn)行屏蔽和隔離。4）接地設(shè)計(jì)，設(shè)計(jì)合理的接地回路，確保屏蔽地線阻抗最小化，減小耦合噪聲。

2" " 建模和仿真分析

對(duì)影響信號(hào)質(zhì)量的導(dǎo)線串?dāng)_因素進(jìn)行研究，可知PCB布線類型與導(dǎo)線輻射干擾強(qiáng)度有著密切的關(guān)系，并且可通過(guò)插入屏蔽地線的手段降低輻射干擾強(qiáng)度。通過(guò)建立兩類單端信號(hào)線不同布線類型及有無(wú)屏蔽地線的設(shè)計(jì)模型，衡量受害線上的串?dāng)_幅度。

2.1" " 建模

在仿真軟件中建立兩類單端信號(hào)平行布線的設(shè)計(jì)模型，如圖1、圖2所示。該模型為八層的PCB板，布線層銅厚均為0.7 mil，布線在第一層和第三層，第一層的布線為微帶線，第三層的布線為帶狀線，第二層及第四層為地或電源層，作為參考平面層。中間介質(zhì)層的介電常數(shù)為4，第一層單端信號(hào)微帶線線寬5.4 mil，第三層單端信號(hào)帶狀線線寬5.2 mil，阻抗控制為50 Ω。本節(jié)所有仿真都以該設(shè)計(jì)模型作為仿真基礎(chǔ)。

2.2" " 布線類型對(duì)串?dāng)_的影響

為研究單端信號(hào)布線類型對(duì)串?dāng)_的影響，在設(shè)計(jì)模型的基礎(chǔ)上，選取兩根第一層微帶線與兩根第三層帶狀線分別進(jìn)行仿真分析，耦合長(zhǎng)度為6 000 mil，電路仿真模型的其他參數(shù)和仿真求解配置保持不變。根據(jù)測(cè)量位置和信號(hào)傳輸方向的不同，可以把串?dāng)_分為近端串?dāng)_和遠(yuǎn)端串?dāng)_。對(duì)鏈路進(jìn)行無(wú)源仿真，分別得到時(shí)域和頻域串?dāng)_仿真結(jié)果，近端串?dāng)_對(duì)比曲線如圖3、圖4所示，遠(yuǎn)端串?dāng)_對(duì)比曲線如圖5、圖6所示。

在圖3～6中，vn2、vf2、S（5，6）、S（5，8）為實(shí)線，表示帶狀線的時(shí)域及頻域曲線，vn1、vf1、S（1，2）、S（1，4）為虛線，表示微帶線的時(shí)域及頻域曲線。分析時(shí)域曲線可以得到，微帶線和帶狀線的近端串?dāng)_幅度相差不大；微帶線的遠(yuǎn)端串?dāng)_峰值可達(dá)130 mV，而帶狀線的遠(yuǎn)端串?dāng)_幾乎為零。這是由于該設(shè)計(jì)模型下帶狀線上下介質(zhì)層的介質(zhì)材料是同質(zhì)且均勻的，其相對(duì)容性耦合與相對(duì)感性耦合完全相同，此時(shí)奇模信號(hào)與偶模信號(hào)以相同速度傳輸，不存在遠(yuǎn)端串?dāng)_。如果帶狀線不均勻，其結(jié)果會(huì)有一些差異，但遠(yuǎn)端串?dāng)_依然會(huì)遠(yuǎn)遠(yuǎn)小于微帶線的遠(yuǎn)端串?dāng)_。分析頻域曲線可以得出相同的結(jié)論，微帶線的遠(yuǎn)端串?dāng)_S參數(shù)趨近于0，而帶狀線的遠(yuǎn)端串?dāng)_S參數(shù)保持在-50 dB，顯著小于微帶線的遠(yuǎn)端串?dāng)_。

因此，從時(shí)域、頻域的分析結(jié)果可以得出結(jié)論：對(duì)于耦合長(zhǎng)度較大的信號(hào)傳輸線，可以通過(guò)優(yōu)化布局這一電磁兼容手段，將其布線至帶狀線層，從而大大減少遠(yuǎn)端串?dāng)_。

2.3" " 屏蔽地線對(duì)串?dāng)_的影響

為研究屏蔽地線對(duì)串?dāng)_現(xiàn)象的優(yōu)化效果，在兩根單端信號(hào)微帶線之間插入屏蔽地線，目的是引入低阻抗回路，將攻擊線上發(fā)射出來(lái)的干擾引入到地回路。屏蔽地線與兩根單端信號(hào)線等長(zhǎng)等寬，耦合長(zhǎng)度為2 400 mi1。對(duì)鏈路進(jìn)行無(wú)源仿真后，可以獲得時(shí)域和頻域的串?dāng)_仿真結(jié)果，近端串?dāng)_對(duì)比曲線如圖7、圖8所示，遠(yuǎn)端串?dāng)_對(duì)比曲線如圖9、圖10所示。

在圖7～10中，vn3、vf3、S（1，2）、S（1，4）為實(shí)線，表示無(wú)屏蔽地線時(shí)的時(shí)域及頻域曲線，vn1、vf1、S（5，6）、S（5，8）為虛線，表示插入屏蔽地線后的時(shí)域及頻域曲線。分析時(shí)域曲線可以得到，在兩根單端信號(hào)微帶線之間插入屏蔽地線后，近端串?dāng)_反而增大，并出現(xiàn)了類似遠(yuǎn)端串?dāng)_的脈沖，這是由于屏蔽地線缺少端接設(shè)計(jì)，攻擊線產(chǎn)生的輻射干擾耦合至屏蔽地線后，在兩端的接地點(diǎn)之間來(lái)回反射。這對(duì)于需要保護(hù)的受害線而言相當(dāng)于一個(gè)潛在的噪聲源。分析頻域曲線同樣可以得出，插入屏蔽地線后在0～5 GHz頻帶范圍內(nèi)串?dāng)_S參數(shù)最高達(dá)-20 dB，顯著高于無(wú)屏蔽地線時(shí)的串?dāng)_S參數(shù)。

因此，從時(shí)域、頻域的分析結(jié)果可以得出結(jié)論：不合理的地線布局和設(shè)計(jì)不僅無(wú)法達(dá)到減小串?dāng)_幅度的目的，還會(huì)進(jìn)一步增大串?dāng)_幅度，惡化電磁兼容性。因此，在實(shí)際設(shè)計(jì)中應(yīng)避免錯(cuò)誤的屏蔽地線設(shè)計(jì)。

2.4" " 屏蔽地線有無(wú)過(guò)孔對(duì)串?dāng)_的影響

由于屏蔽地線上存在較強(qiáng)的噪聲反射現(xiàn)象，因此需要對(duì)其進(jìn)行優(yōu)化改進(jìn)。為了消除屏蔽地線上的噪聲，可以沿屏蔽地線布設(shè)多個(gè)過(guò)孔，這些過(guò)孔并不直接影響從攻擊線直接耦合到受害線的噪聲，它們只是抑制屏蔽地線上產(chǎn)生的噪聲電壓。屏蔽地線上的噪聲只在過(guò)孔之間的區(qū)域產(chǎn)生，過(guò)孔越多，屏蔽地線上的噪聲就越小，意味著耦合到受害線上的噪聲就越小。

為研究增加屏蔽地線過(guò)孔對(duì)串?dāng)_現(xiàn)象的優(yōu)化效果，基于2.3節(jié)基礎(chǔ)模型，在兩根單端信號(hào)微帶線之間的屏蔽地線上每隔300 mi1布設(shè)一個(gè)過(guò)孔，目的是消除攻擊線耦合至屏蔽地線上的噪聲，使得屏蔽地線可以起到良好的屏蔽和隔離作用。對(duì)鏈路進(jìn)行無(wú)源仿真得到時(shí)域和頻域串?dāng)_仿真結(jié)果，近端串?dāng)_對(duì)比曲線如圖11、圖12所示，遠(yuǎn)端串?dāng)_對(duì)比曲線如圖13、圖14所示。

在圖11～14中，vn2、vf2、S（9，10）、S（9，12）為實(shí)線，表示屏蔽地線有過(guò)孔時(shí)的時(shí)域及頻域曲線，vn1、vf1、S（5，6）、S（5，8）為虛線，表示屏蔽地線無(wú)過(guò)孔時(shí)的時(shí)域及頻域曲線。分析時(shí)域曲線可以得到，在兩根單端信號(hào)微帶線之間的屏蔽地線上布設(shè)過(guò)孔之后，不論是近端串?dāng)_噪聲還是遠(yuǎn)端串?dāng)_噪聲均得到了顯著改善，串?dāng)_峰值下降了10 mV左右。分析頻域曲線可以得到，屏蔽地線布設(shè)過(guò)孔后在0～5 GHz頻帶范圍內(nèi)串?dāng)_S參數(shù)保持在-50 dB附近，顯著低于屏蔽地線無(wú)過(guò)孔時(shí)的S參數(shù)。

因此，從時(shí)域、頻域的分析結(jié)果可以得出結(jié)論：具備密集過(guò)孔的屏蔽地線可以起到有效屏蔽隔離的作用，減小攻擊線耦合至受害線上的噪聲。

3" " 結(jié)束語(yǔ)

本文研究了電磁兼容技術(shù)及PCB板上常見的電磁干擾現(xiàn)象，結(jié)合仿真工具進(jìn)行建模，并從時(shí)域和頻域兩個(gè)角度進(jìn)行無(wú)源鏈路及電氣特性仿真，研究了布線類型、有無(wú)屏蔽地線、屏蔽地線有無(wú)過(guò)孔對(duì)串?dāng)_的影響。觀察仿真結(jié)果得出，帶狀線相較于微帶線串?dāng)_幅度更低，具有密集接地過(guò)孔的屏蔽地線可以顯著降低攻擊線耦合至受害線上的串?dāng)_幅度。因此，在實(shí)際設(shè)計(jì)中，針對(duì)重要、敏感的信號(hào)線，應(yīng)盡量采用帶狀線進(jìn)行布線，并在攻擊線與受害線之間插入具有密集接地過(guò)孔的屏蔽地線，抑制串?dāng)_影響，提高信號(hào)質(zhì)量，改善PCB板電磁兼容性。

[參考文獻(xiàn)]

[1] 路宏敏，余志勇，李萬(wàn)玉.工程電磁兼容[M].2版.西安：西安電子科技大學(xué)出版社，2010.

[2] 肖永平，馬世娟，倪曉東.頻率源中關(guān)鍵信號(hào)電磁兼容研究[J].電子設(shè)計(jì)工程，2024，32（19）：115-118.

[3] 李千.高速PCB設(shè)計(jì)中串?dāng)_與反射的研究[D].哈爾濱：哈爾濱工程大學(xué)，2016.

[4] BOGATIN E.Signal and power integrity-simplified[M].London：Pearson Education，2010.

[5] 黎玉剛，徐宏偉，周玉清，等.屏蔽技術(shù)在電子設(shè)備電磁兼容設(shè)計(jì)中的應(yīng)用[J].微波學(xué)報(bào)，2012，28（增刊3）：263-265.

收稿日期：2024-10-17

作者簡(jiǎn)介：李思遠(yuǎn)（1997—），男，內(nèi)蒙古人，助理工程師，研究方向：信號(hào)完整性、電磁兼容。