一種高PSRR低溫漂無運(yùn)放帶隙基準(zhǔn)

摘" 要： 針對(duì)無運(yùn)放帶隙基準(zhǔn)電壓源溫度特性及電源抑制比差的問題，設(shè)計(jì)一種高電源抑制比、低溫漂的無運(yùn)放帶隙基準(zhǔn)電路。該電路通過電流鏡進(jìn)行鉗位，避免運(yùn)算放大器失調(diào)電壓對(duì)輸出基準(zhǔn)的影響，利用晶體管柵極與三極管基極生成穩(wěn)定的補(bǔ)償電流，以降低基準(zhǔn)電壓的高階溫度系數(shù)，輸出端采用共源共柵結(jié)構(gòu)提高電源抑制比?；赟MIC 0.18 μm BCD工藝在Cadence環(huán)境下對(duì)電路進(jìn)行仿真，仿真結(jié)果表明：在-40～125 ℃范圍內(nèi)，電路的溫度系數(shù)為3.187×10-6 /℃，10 Hz時(shí)電源抑制比為-88.6 dB，1 MHz時(shí)電源抑制比為-50.2 dB。在考慮啟動(dòng)電路影響的情況下，電路在5 V電源下的靜態(tài)電流為3.78 μA，帶隙基準(zhǔn)的版圖面積為160 μm×183 μm?？蓪?shí)現(xiàn)對(duì)基準(zhǔn)電壓高階溫度項(xiàng)的補(bǔ)償，降低溫度系數(shù)，并在沒有濾波電容的條件下提高帶隙基準(zhǔn)的PSRR。

關(guān)鍵詞： 帶隙基準(zhǔn)； 無運(yùn)放； 電源抑制比； 溫度系數(shù)； 補(bǔ)償電流； 啟動(dòng)電路

中圖分類號(hào)： TN41?34" " " " " " " " " " " " " "文獻(xiàn)標(biāo)識(shí)碼： A" " " " " " " " " " " " " 文章編號(hào)： 1004?373X（2024）23?0171?05

A high?PSRR and low?temperature drifting op?amp?free bandgap reference

WANG Kai1， ZHANG Fanghui1， YANG Xu2， WANG Yichen1， LI Ziteng1

（1. School of Electronic Information and Artificial Intelligence， Shaanxi University of Science and Technology， Xi’an 710021， China;

2. School of Automation and Information Engineering， Xi’an University of Technology， Xi’an 710048， China）

Abstract： A high power supply rejection ratio （PSRR） and low?temperature drifting op?amp?free bandgap reference voltage source circuit is designed to improve the temperature characteristics and PSRR of the op?amp?free bandgap reference voltage sources. In this circuit， a current mirror is utilized to clamp the output voltage， thereby mitigating the impact of the operational amplifier′s offset voltage on the output reference. A stable compensation current is generated by leveraging the transistor′s gate and the triode′s base， effectively reducing the high?order temperature coefficient of the reference voltage. In the output terminal， a common source common gate structure is employed to enhance the PSRR. The circuits is simulated in the Cadence environment based on the SMIC 0.18 μm BCD process. The simulation results indicate that within the temperature range of -40 to 125 ℃， the circuit′s temperature coefficient is 3.187×10-?/℃. The PSRR is -88.6 dB at 10 Hz and -50.2 dB at 1 MHz. Considering the impact of the startup circuit， the quiescent current of the circuit is 3.78 μA under a 5 V power supply， and the layout area of the bandgap reference is 160 μm×183 μm. To sum up， the designed circuit can compensate the high?order temperature term of reference voltage， reduce the temperature coefficient， and improve the PSRR of bandgap reference without filter capacitor.

Keywords： bandgap reference; op?amp?free; PSRR; temperature coefficient; compensating current; startup circuit

0" 引" 言

帶隙基準(zhǔn)電路是集成電路中的關(guān)鍵功能模塊，主要用于提供穩(wěn)定、準(zhǔn)確的輸出電壓。在數(shù)據(jù)轉(zhuǎn)換器、電源轉(zhuǎn)換器、低壓差穩(wěn)壓器和存儲(chǔ)器等模擬和混合信號(hào)集成電路中，精確的參考電壓是確保系統(tǒng)性能和穩(wěn)定性的必要條件。帶隙基準(zhǔn)電路能夠在不同工藝角、溫度和供電電壓條件下提供穩(wěn)定的輸出電壓，因而被廣泛應(yīng)用。

目前，帶隙基準(zhǔn)電路分為有運(yùn)放和無運(yùn)放兩種類型。文獻(xiàn)[1]介紹了一種低壓帶隙基準(zhǔn)電路，具有較低的供電電壓和較高的電源抑制比（PSRR），適用于對(duì)電源噪聲要求較高的應(yīng)用場(chǎng)景。然而，該技術(shù)引入額外的電流會(huì)增加功耗，在低供電電壓下尤為突出。文獻(xiàn)[2]提出的CMOS電路采用反饋環(huán)路實(shí)現(xiàn)低電壓、低功率和高PSRR，但其精度可能不如有運(yùn)放的結(jié)構(gòu)。文獻(xiàn)[3]提出了一種帶有源隨器的CMOS基準(zhǔn)電路結(jié)構(gòu)，但由于器件溫度特性的影響，導(dǎo)致溫度漂移較大。文獻(xiàn)[4]利用MOS管在亞閾值區(qū)的溫度特性進(jìn)行補(bǔ)償，但亞閾值區(qū)MOS管對(duì)工藝參數(shù)要求較高，不同工藝導(dǎo)致器件性能不穩(wěn)定，不易實(shí)現(xiàn)。

因此，本文介紹了一種新型的無運(yùn)放帶隙基準(zhǔn)電路設(shè)計(jì)方案，通過特定的電路結(jié)構(gòu)實(shí)現(xiàn)對(duì)基準(zhǔn)電壓高階溫度項(xiàng)的補(bǔ)償，降低溫度系數(shù)，并在沒有濾波電容的條件下提高了帶隙基準(zhǔn)的PSRR。

1" 傳統(tǒng)帶隙基準(zhǔn)電路結(jié)構(gòu)

帶隙基準(zhǔn)電壓是基于CTAT（Complementary To Absolute Temperature）電壓和PTAT（Proportional To Absolute Temperature）電壓的疊加，以產(chǎn)生穩(wěn)定的參考電壓。當(dāng)CTAT和PTAT電壓平衡時(shí)，產(chǎn)生的基準(zhǔn)電壓與溫度無關(guān)，從而實(shí)現(xiàn)溫度補(bǔ)償。

1.1" 傳統(tǒng)有運(yùn)放帶隙基準(zhǔn)電路

如圖1所示為傳統(tǒng)有運(yùn)放的帶隙基準(zhǔn)電路[5]，其中[X]和[Y]節(jié)點(diǎn)由運(yùn)算放大器輸入端控制。

三極管（BJT）[Q1]和[Q2]的基極?發(fā)射極壓差通過電阻[R1]產(chǎn)生PTAT電流，通過電流鏡等比例復(fù)制到基準(zhǔn)電壓輸出支路形成參考電壓[VREF]。

[VREF=VBE3+VTlnN×R2R1] （1）

CTAT電壓（[VBE]）的負(fù)溫度系數(shù)約為-2 mV/℃，而PTAT電壓（[ΔVBE]）的正溫度系數(shù)約為0.087 mV/℃。適當(dāng)選擇[R2 R1]比例可實(shí)現(xiàn)溫度系數(shù)較低的參考電壓。由于PTAT電流產(chǎn)生環(huán)路受到三極管集電極電流和放大器輸入共模電壓的限制，傳統(tǒng)參考電路在低電壓條件下無法工作，因此需要采用電流模式架構(gòu)來解決此問題。

1.2nbsp; 傳統(tǒng)無運(yùn)放帶隙基準(zhǔn)電路

如圖2所示為無運(yùn)放帶隙基準(zhǔn)電路結(jié)構(gòu)[5]，其工作原理如下：MOS管構(gòu)成共源共柵形式的電流鏡，通過互相復(fù)制形成反饋回路，使得[X]和[Y]點(diǎn)電壓相等，從而實(shí)現(xiàn)運(yùn)放鉗位的功能。

[VREF=VBE3+ΔVBER2R1=R2R1VTlnN+VBE3] （2）

輸出電壓與溫度關(guān)系為：

[?VREF?T=?VBE3?T+kqlnN1+R2R1] （3）

無運(yùn)放帶隙基準(zhǔn)電路不需要運(yùn)放來放大參考電壓，具有較低的功耗，也不需要考慮運(yùn)放的性能參數(shù)和環(huán)路穩(wěn)定性問題，電路設(shè)計(jì)簡(jiǎn)單。但其缺乏放大參考電壓的功能，對(duì)電源噪聲的抵抗能力較差。

在無運(yùn)放帶隙基準(zhǔn)電路的基礎(chǔ)上，本文設(shè)計(jì)了一種低溫漂、低功耗、高PSRR性能的帶隙基準(zhǔn)電路。

2" 電路結(jié)構(gòu)及原理分析

本文設(shè)計(jì)的帶隙基準(zhǔn)電路包括帶隙核心電路和啟動(dòng)電路。帶隙核心電路采用無運(yùn)放負(fù)反饋結(jié)構(gòu)，利用電流鏡進(jìn)行鉗位，并在輸出端采用共源共柵結(jié)構(gòu)以提高PSRR。引入高階溫度補(bǔ)償電路，通過產(chǎn)生指數(shù)型補(bǔ)償電壓調(diào)節(jié)[VREF]的溫度系數(shù)，使其在不同溫度下保持穩(wěn)定。啟動(dòng)電路確保電路能夠順利進(jìn)入正常工作狀態(tài)，消除簡(jiǎn)并點(diǎn)問題。

2.1" 啟動(dòng)電路

為了解決帶隙基準(zhǔn)電路可能出現(xiàn)的簡(jiǎn)并點(diǎn)問題，設(shè)計(jì)了一種自啟動(dòng)電路，如圖3左側(cè)所示。當(dāng)電源通電時(shí)，反相器啟動(dòng)并產(chǎn)生使能信號(hào)。該信號(hào)與電阻[R1]提供的電平信號(hào)共同作用，使得MOS管MP10所在支路導(dǎo)通，形成對(duì)地通路，為MN6、MN7電流鏡提供穩(wěn)定電壓。隨后，將電流復(fù)制給Fb支路，消除帶隙核心電路的簡(jiǎn)并點(diǎn)，使其順利進(jìn)入正常工作狀態(tài)。

一旦帶隙基準(zhǔn)電路開始正常運(yùn)行，MP1的柵極電壓逐漸升高，通過電阻[R2]傳遞開啟電壓至MP9的柵極使其打開，MN3、MN5電流鏡開始工作，導(dǎo)致MN6的漏極電壓通過MN5傳輸?shù)降?，自啟?dòng)電路退出工作狀態(tài)。此時(shí)，MP10支路仍保持導(dǎo)通狀態(tài)。通過將MP10、MP12～MP16、MN5和MN6寬長(zhǎng)比設(shè)計(jì)為遠(yuǎn)小于1，可以最小化功耗，同時(shí)自啟動(dòng)電路通過Start_v信號(hào)與核心電路形成反饋回路，檢測(cè)并調(diào)節(jié)自啟動(dòng)電路的輸出。

2.2" 帶隙核心電路

帶隙基準(zhǔn)核心電路由三極管Q1、Q2、Q3和MOS管NMOSFET1、NMOSFET2、MP7、MP8以及電阻[R3]～[R5]組成。其中，Q1、Q2、Q3的發(fā)射極面積比為[N]∶1∶1。MP1～MP4采用低壓共源共柵結(jié)構(gòu)，其正溫度系數(shù)壓差[ΔVBE]可以表示為：

[ΔVBE=VBE2-VBE1-I3R3=VTlnNI2I1-I3R3] （4）

式中：電流[I2]為鏡像[I1]的電流；[ΔVBE]通過電阻[R4]產(chǎn)生正溫度系數(shù)電流[IPTAT]。

[IPTAT=VBE2-VBE1-I3R3R4=VTlnN-I3R3R4] （5）

電阻[R5]產(chǎn)生負(fù)溫度系數(shù)電流[ICTAT]。

[ICTAT=VBE2R5] （6）

正溫度系數(shù)電流與負(fù)溫度系數(shù)電流相疊加得零溫度系數(shù)電流[IO]。

[IO=IPTAT+ICTAT=VTlnN-ISS×eVGATEVT×R3R4+VBE2R5] （7）

式中：[ISS]是場(chǎng)效應(yīng)管的飽和電流；[VGATE]是MOS管的柵極電壓。

同時(shí)零溫度系數(shù)電流通過MP7、MP8組成的電流鏡復(fù)制到輸出支路與電阻[R6]，產(chǎn)生零溫度系數(shù)電壓[VREF]。

2.3" 曲率補(bǔ)償電路

傳統(tǒng)型帶隙基準(zhǔn)電路通常僅采用一階溫度補(bǔ)償，但為了獲得更低的溫度系數(shù)，需要對(duì)二階溫度系數(shù)進(jìn)行補(bǔ)償。本文提出一種新的補(bǔ)償方法，將MOS管的柵極與三極管（BJT）的基極相連形成穩(wěn)定的電流源，由于三極管具有高階溫度系數(shù)，通過控制柵極電壓進(jìn)而控制三極管的基極電壓，可以產(chǎn)生指數(shù)補(bǔ)償電流，流入電阻[R3]形成補(bǔ)償電壓。由于其柵極與基極相連，使得常規(guī)MOS管無法工作，因此采用耗盡型MOS管來代替。補(bǔ)償原理分析如下。

三極管的高階溫度公式如下：

[VBE=VBEO+kTqlnIBISαT+βT-T02] （8）

式中：[VBE]是基級(jí)電壓；[VBEO]是零溫度基級(jí)電壓；[k]是玻爾茲曼常數(shù)；[T]是溫度；[q]是電子電荷；[IB]是基極電流；[IS]是飽和電流；[α]是溫度線性系數(shù)；[β]是溫度二次系數(shù)；[T0]是參考溫度。

MOS管的柵極與BJT的基極相連構(gòu)成的補(bǔ)償電流為：

[Icomp=ISS×eVGATEVT] （9）

式中：[ISS]是場(chǎng)效應(yīng)管的飽和電流；[VT]是溫度電壓，通常為[kTq]。

根據(jù)[VGATE=VBE]，可得：

[Icomp=ISS×eVBEO+kTqlnIBISαT+βT-T02VT] （10）

電阻的二階溫度公式為：

[RT=R01+αT-T0+βT-T02] （11）

式中：[RT]是溫度為[T]時(shí)的電阻值；[R0]是參考溫度[T0]下的電阻值；[α]是電阻的溫度系數(shù)，表示電阻值隨溫度變化的一階變化率；[β]是電阻的二階溫度系數(shù)，表示電阻的溫度系數(shù)隨溫度的變化率。

將電阻的二階溫度公式進(jìn)行泰勒展開：

[R3R4=R3T0R4T0K1T-T0-1×1+K2T-T0+K22T-T02] （12）

式中：[K1]為[R3]的溫度系數(shù)；[K2]為[R4]的溫度系數(shù)。

根據(jù)式（8）～式（12）得到補(bǔ)償后的零溫度帶隙基準(zhǔn)輸出電壓為：

從式（13）中可以看出，通過合理設(shè)計(jì)MOS管的柵極電壓以及[R3]與[R4]的阻值，可以抵消公式中的高階非線性項(xiàng)，降低電路的溫漂系數(shù)。

2.4" 電路的PSRR推導(dǎo)

輸出基準(zhǔn)電壓的表達(dá)式如下所示：

[VREF=VTlnN-I3R3R4+VBE2R5R6] （14）

進(jìn)一步分析[VDD]對(duì)輸出的影響。對(duì)于[VDD]，設(shè)定[ΔVDD]為電源電壓的變化量，則Q1和Q2的電流變化為：

[ΔID1=ΔID2=gm1?ΔVgs1=gm1?ΔVDD] （15）

式中：[gm2]是耗盡型MOS管的等效跨導(dǎo)；[ΔVgs1]為耗盡型MOS管柵源電壓對(duì)電源電壓的變化量。

電流鏡的電流變化為：

[ΔImirror=（gm5+gm7）ΔVDD] （16）

負(fù)載電阻上的電壓變化為：

[ΔVREF=（gm5+gm7）ΔVDD?R6] （17）

PSRR定義為電源電壓變化對(duì)輸出電壓變化的比率。

[PSRR=ΔVDDΔVREF=1（gm5+gm7）?R6] （18）

式（18）表明，電流鏡的跨導(dǎo)越大，MOS管對(duì)輸入信號(hào)的影響越敏感，而負(fù)載電阻的大小也可以直接影響電路的PSRR。

3" 仿真結(jié)果分析

本文設(shè)計(jì)基于SMIC的0.18 μm BCD工藝，通過Cadence軟件中的Spectre仿真環(huán)境對(duì)電路進(jìn)行了全面驗(yàn)證。仿真涵蓋了瞬態(tài)啟動(dòng)過程、溫度系數(shù)、電源抑制比等關(guān)鍵性能參數(shù)，仿真結(jié)果如圖4～圖6所示。

圖4展示了啟動(dòng)電路的工作時(shí)間曲線。電源電壓從0 V迅速上升到5 V，通過瞬態(tài)仿真觀察輸出電壓達(dá)到穩(wěn)定所需的時(shí)間。結(jié)果表明，輸出電壓在經(jīng)過10 μs后趨于穩(wěn)定，證明了自啟動(dòng)電路的可靠性。

針對(duì)所提出的基準(zhǔn)電路進(jìn)行了溫度穩(wěn)定性模擬。在電源電壓為5 V供電下，對(duì)整體電路進(jìn)行靜態(tài)工作點(diǎn)仿真，并設(shè)置溫度范圍為-40～125 ℃。仿真結(jié)果如圖5所示，根據(jù)計(jì)算公式得出本文的溫漂系數(shù)為3.187×10-6 /℃。

交流信號(hào)仿真設(shè)置為直流大信號(hào)5 V、交流小信號(hào)0.5 V，在1 Hz～1 GHz的頻率范圍內(nèi)，通過觀察輸出點(diǎn)的電源抑制比曲線，如圖6所示，在低頻范圍下，電路的PSRR達(dá)到-88.6 dB，在高頻范圍下仍有-50.2 dB的性能。

本文設(shè)計(jì)的無運(yùn)放帶隙基準(zhǔn)電源在性能參數(shù)上與近幾年其他文獻(xiàn)中的結(jié)果進(jìn)行了對(duì)比，如表1所示，顯示出本文設(shè)計(jì)在低溫度系數(shù)、高電源抑制比和低功耗方面的顯著優(yōu)勢(shì)。

從表1中可知，本文提出的新型無運(yùn)放帶隙基準(zhǔn)電路具有低溫度系數(shù)、高電源抑制比和低功耗的特性，可以滿足數(shù)字隔離電路等場(chǎng)合。

本文電路的版圖布局如圖7所示，包括啟動(dòng)電路和帶隙核心電路兩部分，版圖的總面積為160 μm×183 μm。

4" 結(jié)" 語

本文提出了一種無運(yùn)放帶隙基準(zhǔn)電路，結(jié)合高階溫度補(bǔ)償電路及共源共柵結(jié)構(gòu)，在降低基準(zhǔn)電壓高階溫度項(xiàng)的同時(shí)，簡(jiǎn)化了電路結(jié)構(gòu)，提高了寬頻帶范圍下PSRR的性能。在10 Hz時(shí)，PSRR達(dá)到-88.6 dB，在1 MHz時(shí)，PSRR仍保持在-50.2 dB。此外，電路溫漂系數(shù)僅為3.187×10-6 /℃，靜態(tài)電流為3.78 μA，芯片面積僅為0.018 mm2。綜合考慮，該帶隙基準(zhǔn)電路適用于數(shù)字隔離器等對(duì)低功耗、高精度和高PSRR有需求的應(yīng)用場(chǎng)合。

注：本文通訊作者為張方暉。

參考文獻(xiàn)

[1] THAM K M， NAGARAJ K. A low supply voltage high PSRR voltage reference in CMOS process [J]. IEEE journal of solid?state circuits， 1995， 30（5）： 586?590.

[2] MEHRMANESH S， VAHIDFAR M B， ASLANZADEH H A， et al. A 1?volt high PSRR CMOS bandgap voltage reference [C]// Proceedings of the 2003 International Symposium on Circuits and Systems. New York： IEEE， 2003： 381?384.

[3] 黃國(guó)城，尹韜，朱淵明，等.一種-100 dB電源抑制比的非帶隙基準(zhǔn)電壓源[J].電子與信息學(xué)報(bào)，2016，38（8）：2122?2128.

[4] 米磊，毛焜，聶海.一種無運(yùn)放低溫系數(shù)帶隙基準(zhǔn)源[J].成都信息工程大學(xué)學(xué)報(bào)，2017，32（1）：41?43.

[5] BEHZAD R. Design of analog CMOS integrated circuits [M]. Amsterdam： Elsevier， 2016： 523?524.

[6] 王豪，代國(guó)定，唐文海，等.一種新穎的無運(yùn)放高性能帶隙基準(zhǔn)設(shè)計(jì)[J].微電子學(xué)，2021，51（6）：799?803.

[7] 熊輝，張濤，劉勁.一種低溫漂的無運(yùn)放帶隙基準(zhǔn)電壓源[J].電子元件與材料，2023，42（6）：729?735.

[8] 曹麒，羅萍，劉凡，等.一種高PSRR的無運(yùn)放帶隙基準(zhǔn)電路[J].微電子學(xué)，2023，53（2）：227?232.

[9] WU F Q， DENG H H， YIN Y S， et al. A high PSRR bandgap reference for LED driver [C]// IEEE Information Technology， Networking， Electronic and Automation Control Conference. New York： IEEE， 2016： 742?745.

[10] 丁大勝，徐世六，王永祿，等.一種分段溫度補(bǔ)償BiCMOS帶隙基準(zhǔn)源[J].微電子學(xué)，2012，42（3）：340?343.

[11] 胡成煜，顧益俊，李富華.一種低功耗帶隙基準(zhǔn)電壓源的設(shè)計(jì)[J].電子與封裝，2017，17（2）：13?16.

[12] 馮樹，王永祿，張躍龍.一種新型無運(yùn)放CMOS帶隙基準(zhǔn)電路[J].微電子學(xué)，2012，42（3）：336?339.

[13] WANG B， LAW M K， BERMAK A. A precision CMOS voltage reference exploiting silicon bandgap narrowing effect [J]. IEEE transactions on electron devices， 2015， 62（7）： 2128?2135.

作者簡(jiǎn)介：王" 凱（1998—），男，山西臨汾人，碩士研究生，研究方向?yàn)槟M集成電路設(shè)計(jì)。

張方暉（1966—），男，山西臨汾人，博士研究生，教授，研究方向?yàn)榘雽?dǎo)體技術(shù)。