交錯并聯(lián)BUCK電源CE102超標問題及解決措施

摘 "要：針對交錯并聯(lián)BUCK電源在10 kHz～10 MHz頻率范圍內傳導噪聲超標嚴重的問題，分析了交錯并聯(lián)BUCK電源的工作過程、紋波抑制和原始噪聲，提出了EMI濾波器的設計方法，通過對差模電容高頻特性、抑制原理的分析，結合插入損耗測試，對差模電容的選型進行了優(yōu)化。實驗結果表明，加裝EMI濾波器后的交錯并聯(lián)BUCK電源能夠達到GJB 151B—2013中CE102的測試標準，證明了設計的有效性。

關鍵詞：交錯并聯(lián)BUCK電源；EMI濾波器；CE102；差模電容

中圖分類號：TM46 " " " " " " " " " " " " " " " 文獻標識碼：A 文章編號：1008-5483（2024）02-0047-05

Problem of Excessive CE102 for Interleaved Parallel BUCK

Power Supplies and Its Solutions

Li Jin1， Mei Jianwei1， Wei Haibo1， Han Wenjie2

（1. School of Electrical amp; Information Engineering， Hubei University of Automotive Technology， Shiyan 442002， China; 2. Spallation Neutron Source Research Center， Institute of High Energy Physics， Chinese Academy of Sciences，

Dongguan 523803， China）

Abstract： In view of the problem of excessive conducted noise in the frequency range from 10 kHz to 10 MHz for interleaved parallel BUCK power supplies， the working process， ripple suppression， original noise， and standard limits of interleaved parallel BUCK power supplies were analyzed. A design method for electromagnetic interference （EMI）filters was proposed. By analyzing the high-frequency characteristics and suppression principle of differential mode capacitors， an insertion loss test was conducted， and the selection of differential mode capacitors was optimized. The experimental results show that the interleaved parallel BUCK power supply with EMI filters can meet the testing standards of CE102 in GJB 151B—2013， proving the effectiveness of the design.

Key words： interleaved parallel BUCK power supply; EMI filter; CE102; differential mode capacitor

交錯并聯(lián)BUCK電源由于電感耦合、反饋回路中元件干擾、開關器件高速通斷等原因，可能導致傳導干擾噪聲嚴重超標，從而影響電源穩(wěn)定性和信號質量，干擾其他模塊或設備的正常運行［1-2］。文獻［3］中設計了EMI濾波器，結合PCB整改解決了CE102噪聲超標問題。文獻［4］中設計了EMI濾波器，使用差模電感加強了對差模干擾的抑制，解決了220V交流電源的CE102超標問題。文獻［5］中使用無源EMI濾波器與有源濾波器相結合的方式，解決了DC-DC轉換器的噪聲超標問題。文獻［6］通過差模濾波器、共模濾波器的仿真驗證了EMI濾波器設計方法的準確性。上述研究解決的噪聲超標問題最嚴重處不超過40 dB，是以小電流、低功率的電源作為實驗對象，且需要多種方法進行組合，較為復雜。文中以某款交錯并聯(lián)BUCK電源為研究對象，其輸出電流達到62 A，輸出功率為800 W，針對原始噪聲設計EMI濾波器，并對差模電容的選型進行優(yōu)化，達到GJB 151B—2013中CE102的測試標準，使受試設備通過傳導發(fā)射測試。

1 產品分析

1.1 工作過程及紋波抑制

輸入電壓經過輸入濾波器后，分配到多個并聯(lián)的BUCK轉換器中，每個轉換器通過控制信號調整開關管的開關頻率和占空比，將輸入電壓轉換為穩(wěn)定的輸出電壓，負載被均衡分擔到各個并聯(lián)的BUCK轉換器上，同時通過輸出濾波器平滑輸出電壓，并通過同步控制確保各轉換器的協(xié)同工作，從而提供可靠的電源輸出。原理如圖1所示。交錯并聯(lián)拓撲采用紋波相位交錯的方式，相鄰橋臂開關管在每個周期導通時間相同，且相位相差180°，使得電感電流紋波的峰值與谷值可相互抵消，減小了總的輸出紋波。同時，不同電源或負載的工作狀態(tài)會交替出現(xiàn)，從而減小干擾源對電路性能的影響。這種交錯并聯(lián)設計的優(yōu)勢在于有效降低電流紋波和干擾源，提高電路的可靠性和穩(wěn)定性。因實驗條件有限，僅對輸出電壓紋波進行了測試，見圖2。

1.2 測試方法

傳導干擾實驗在暗室內進行，使用的設備包括干擾檢測儀主機、交直流網絡（LISN）、受試設備（EUT）、電流鉗、探頭部件（探頭開關、脈沖限幅器、探頭連接線）等，測試環(huán)境如圖3所示。電源通過輸入端口經去耦電路給EUT進行供電，EUT工作時產生的傳導噪聲信號經耦合回路送至測試模式電路，最后經輸出端口輸出至接收機。

1.3 測試結果與分析

實驗開始前，對環(huán)境噪聲電平（被測設備不工作）進行測量，保證滿足測試要求，測量結果需要減去底噪的測量數據誤差。整改前實驗室環(huán)境底噪如圖4a所示，交錯并聯(lián)BUCK電源的原始噪聲數據如圖4b所示。由圖4b可知，開關電源頻率為10 kHz～10 MHz，傳導騷擾噪聲嚴重超標。主要原因在于交錯并聯(lián)BUCK電路中的MOS管等開關元件在切換過程中導致電流和電壓的快速變化，從而產生傳導騷擾；另一個主要原因是濾波電容容量不足，ESR過高導致高頻電流以差模形式傳導到輸出端回路形成傳導騷擾。表1為無濾波器時關鍵頻率點（開關頻率倍頻點）對應的限值。

2 EMI濾波器設計

2.1 設計要求

使用表1中的余量值，加上插入損耗的設計裕量6 dB，得到濾波器插入損耗指標，如表2所示。根據原始噪聲的特點粗略劃分為3個頻段，0.15～0.5 MHz以差模干擾為主，0.5～5 MHz差共模干擾共存，5 MHz以上以共模干擾為主［7］。同時在設計過程中考慮一些其他因素的影響，比如開關電源的頻率為50 kHz；輸入電源的電壓為18～32 V，功率因素為0.92；輸出負載的功率為800 W；流經濾波器的輸入電流為42 A，輸出電流為62 A。

2.2 拓撲結構設計

選用電感和電容組合的LC濾波器結構，如圖5a所示，其中CX1和CX2是差模電容，接在零線與火線之間，主要用來抑制差模噪聲；電阻R為泄放電阻，主要用來釋放差模電容的存儲電荷，并提供可靠的性能和電路保護；CY1和CY2是共模電容，接在零線/火線與濾波器外殼之間，主要用來抑制共模噪聲；L為共模電感，由匝數相同、繞向相反、并且在同一磁環(huán)上的2組獨立線圈構成，主要用來抑制共模噪聲；由于2個線圈之間不對稱，L存在一定的差模漏感，為感量的0.5%～2%，因此L可以在一定程度上抑制差模噪聲［8］。

根據表2可以發(fā)現(xiàn)傳導騷擾噪聲最嚴重的地方，即400 kHz處需要實現(xiàn)高達53 dB的衰減。常規(guī)的二階EMI濾波器最大衰減為40 dB左右，無法達到衰減要求，因此選用三階EMI濾波器，濾波電路如圖5b所示。

2.3 參數設計

EMI濾波器對傳導噪聲的抑制能力通常用插入損耗來表示，插入損耗越大，對噪聲的抑制能力越強，計算公式為［9］

[IL=10lg（P1/P2）=20lg（U1/U2）] （1）

式中：[IL]為插入損耗；[P1]為RS兩端功率；[P2]為RL兩端功率；[U1]為RS兩端電壓；[U2]為RL兩端電壓。接入濾波器前后的電路如圖6所示。為便于分析，以一階濾波器的參數計算進行說明。

差模電容一般使用薄膜電容器，容量通常為0.47～10 [μ]F，計算公式為

[CX=1 FUR] （2）

式中：F為開關電源的頻率，取50 kHz；[UR]為輸入電壓的1/10，取2 V；[CX]為差模電容。

共模電容有最大漏電流的限制，一般不超過0.5 mA，常使用耐高壓的陶瓷電容。計算公式為

[CY=2πfUC I] （3）

式中：[I]為對地漏電流，取0.01 mA；[f]為開關電源頻率，取50 kHz；[UC]為共模電容上的壓降，取0.13 V；[CY]為共模電容。

差模電感的取值通常為1～10 mH，計算公式為

[LDM=12ΠFD21CX] （4）

式中：[FD]為差模截止頻率，取8 kHz；[LDM]為差模電感。

共模電感[LCM]的取值通常為2～50 mH，磁芯材料多采用磁導率較高的錳鋅鐵氧體，計算公式為

[LCM=12ΠFC212CY] （5）

式中：[FC]為共模截止頻率，取46 kHz。

經上述計算，EMI濾波器[CX]為10 uF，[CY]為3 nF，[LCM]為2 mH。

2.4 安裝EMI濾波器后的測試結果

EMI濾波器的安裝實物如圖7所示，加裝了屏蔽外殼，防止線路之間的耦合降低濾波特性。交錯并聯(lián)BUCK電源的測試結果如圖8所示。由圖8可知，10～40 kHz以及200 kHz～5 MHz已經解決了超標問題，50～100 kHz還存在2個頻率點超標。具體參數如表3所示。

開關頻率為50 kHz，在此頻率處存在噪聲超標問題，則必是以差模干擾為主。因此需要對差模電容的選型進行優(yōu)化。大電流的情況下不宜使用差模電感，會出現(xiàn)差模電感的飽和磁場干擾等問題。

3 EMI濾波器優(yōu)化

3.1 差模電容的高頻特性及抑制原理

根據經驗選取差模電容的容值，如果不符合限值要求，就增加差模電容的容量。原因在于不能充分觀測噪聲信息及差模電容的高頻特性，只能通過反復試錯來解決噪聲超標問題［10］。通過建模仿真研究插入損耗隨容值變化的關系，以及并聯(lián)電容和增大容量的區(qū)別，便于高效準確地選取差模電容。電容高頻等效電路模型如圖9a所示。Llead為引線電感，稱為串聯(lián)等效電感ESL；Clead為引線電容，通常比C小得多，可以忽略不計；Rplate為平行板電阻，也稱為串聯(lián)等效電阻ESR，對一般陶瓷電容來說可以忽略；Rdiet為電介質中的損耗，在電容器中表現(xiàn)為漏電流，可在電容器模型中忽略。由此得到電容的高頻模型，如圖9b所示。電容濾波不僅需要關注其容值，也需要考慮諧振頻率，公式為

[f0=12ΠLleadC] （6）

差模電容的抑制原理主要分為2個方面：1）通過阻抗不匹配作用抑制；2）通過噪聲電流平衡作用抑制。其有效性會隨頻率、電容值、濾波器拓撲而發(fā)生改變。CX1的有效性取決于與其并聯(lián)元件之間的阻抗不匹配程度，阻抗必須足夠低；CX2的有效性取決于LISN電流的平衡程度。因此差模電容既是阻抗匹配電容，也是平衡電容，每個功能的有效性都取決于不同的標準［11-12］。

3.2 差模電容的確定

使用頻率分析儀對差模電容的插入損耗進行對比測試，如圖10所示［13-14］。首先對不同材料、相同容值的電容進行插入損耗測試，CBB電容在50～100 kHz頻率范圍內具有更高的插入損耗，部分測試結果如圖11a所示。對不同容值的CBB電容進行插入損耗測試，22 [μ]F的電容在50～100 kHz頻率范圍內具有更高的插入損耗，部分測試結果如圖11b所示。對不同容值的CBB電容并聯(lián)進行插入損耗測試，22 [μ]F的電容并聯(lián)在50～100 kHz頻率范圍內插入損耗值最大，測試結果見圖11c。

由上述測試結果可知：相同材質的電容，隨著容值的增大，諧振頻率逐漸減小，插入損耗逐漸增大；相同電容并聯(lián)以后，諧振頻率逐漸減小，插入損耗值增加6 dB左右。采用多個電容并聯(lián)的方式可以更好地減小噪聲干擾、均衡電流負載、提高信號帶寬以及更好地適應空間限制。因此，使用2個22 [μ]F-CBB電容并聯(lián)作為新的差模電容。

3.3 改進濾波器的結果

將改進后的EMI濾波器接入交錯并聯(lián)BUCK電源，測得的傳導干擾曲線如圖12所示。由圖12可知，使用2個22 [μ]F-CBB電容并聯(lián)之后，CE102傳導發(fā)射實驗合格。

4 結論

設計了一款EMI濾波器，并對差模電容的選型進行了優(yōu)化，較大程度上避免了以往憑借經驗進行設計的弊端。實驗結果表明，文中措施有效解決了交錯并聯(lián)BUCK電源傳導騷擾噪聲超標的問題，為其他開關電源的電磁兼容性整改提供了參考。

參考文獻：

［1］ "汪渭濱，管月，尚偉林. 交錯并聯(lián)Buck型DC/DC微型電源模塊設計［J］. 電力電子技術，2022，56（8）：16-19.

［2］ "孫佳威，張麗萍，林蘇斌，等. PFC+半橋LLC電路傳導共模EMI特性分析與抑制［J］. 福州大學學報（自然科學版），2022，50（6）：789-796.

［3］ "孟晶，楊勇，熊立. 開關電源EMI濾波器設計與驗證［J］. 現(xiàn)代電子技術，2014，37（12）：137-139.

［4］ "Guo S C，Guo D D，Zhang Q Y，et al. Analysis and Rectification of Power Line Conducted Emission Test Exceeding Standards［J］. Journal of Physics：Conference Series，2020，1550（5）：052024.

［5］ Yousaf J，Amin M，Wansoo N. Analysis of Conducted Emissions Measurements of DC-DC Converter with Load for Proper Filter Design［J］. International Journal of Microwave and Optical Technology，2015，10（6）：464-470.

［6］ "白昊，張強，李萬玉. 基于開關電源的EMI濾波器設計與實現(xiàn)［J］. 電力電子技術，2012，46（05）：1-3.

［7］ "羅輝生，阮鵬. CE101諧波問題的分析與解決［J］. 安全與電磁兼容，2023（3）：54-58.

［8］ Nagel A，De Doncker R W. Systematic Design of EMI-filters for Power Converters［C］//Conference Record of the 2000 IEEE Industry Applications Conference. Thirty-Fifth IAS Annual Meeting and World Conference on Industrial Applications of Electrical Energy （Cat. No.00CH37129）. IEEE，2002：2523-2525.

［9］ Caponet M C，Profumo F，Tenconi A. EMI Filters Design for Power Electronics［C］//2002 IEEE 33rd Annual IEEE Power Electronics Specialists Conference. Proceedings （Cat. No.02CH37289）. IEEE，2002：2027-2032.

［10］ "馮達，甘萬杰，許志欽，等. EMI電源濾波器抑制熱泵傳導干擾研究［J］. 電子質量，2021（9）：131-136.

［11］ "Hsieh H I，Li J S，Chen D. Effects of X Capacitors on EMI Filter Effectiveness［J］. IEEE Transactions on Industrial Electronics，2008，55（2）：949-955.

［12］ "于洪濤，方小斌，姜義重，等. 電容及其寄生參數在電磁兼容問題中分析［J］. 機電技術，2019（6）：66-70.

［13］ "王朋，董荻莎. 傳導干擾共差模分離的濾波器優(yōu)化設計方法［J］. 安全與電磁兼容，2023（4）：54-59.

［14］ "龔飛黃，陳磊，陳恒林. 空調電源EMI濾波器諧振分析及優(yōu)化［J］. 電工技術，2023（1）：7-10.