寬帶中頻下變頻系統(tǒng)的研究與設(shè)計(jì)

王志林 張軍

第一作者簡(jiǎn)介：王志林（1981-），男，工程師。研究方向?yàn)橥ㄐ趴傮w設(shè)計(jì)。

*通信作者：張軍（1980-），男，碩士，高級(jí)工程師。研究方向?yàn)樵囼?yàn)通信總體設(shè)計(jì)。

DOI：10.19981/j.CN23-1581/G3.2024.15.004

摘? 要：在用于衛(wèi)星通信系統(tǒng)的接收機(jī)的設(shè)計(jì)中，需要減少地面通信中心站上中頻段變頻的數(shù)量，擴(kuò)大接收機(jī)系統(tǒng)的動(dòng)態(tài)范圍，以充分利用衛(wèi)星轉(zhuǎn)發(fā)器資源。采用ATMega128作為可編程控制器，ADF4360-8產(chǎn)生本振信號(hào)源，AD8343芯片作為混頻器，AD8367芯片作為VGA控制器芯片，構(gòu)成邏輯架構(gòu)。設(shè)計(jì)并實(shí)現(xiàn)一種低失真寬帶中頻下變頻器，具有時(shí)分多用、操作靈活方便等特點(diǎn)。

關(guān)鍵詞：變頻本振頻率；ADF4360-8；頻率合成；AD8367；動(dòng)態(tài)范圍

中圖分類號(hào)：TN92? ? ? ? 文獻(xiàn)標(biāo)志碼：A? ? ? ? ? 文章編號(hào)：2095-2945（2024）15-0017-04

Abstract： In the design of satellite communication system receivers， it is necessary to reduce the number of intermediate frequency （IF） converters at the ground communication center station and expand the dynamic range of the receiver system to fully utilize the satellite transponder resources. By employing the ATMega128 as a programmable controller， ADF4360-8 for generating the local oscillator （LO） signal source， AD8343 as the mixer， and AD8367 as the variable gain amplifier （VGA） controller chip， a logical architecture is constructed. A low-distortion wideband IF down-converter is designed and implemented， featuring time-division multiplexing （TDM）， flexible operation， and convenience.

Keywords： frequency conversion LO frequency; ADF4360-8; frequency synthesis; AD8367; dynamic range

衛(wèi)星通信系統(tǒng)中每個(gè)衛(wèi)星轉(zhuǎn)發(fā)器的帶寬為36 MHz，帶寬分為6個(gè)頻段，每個(gè)頻段的帶寬為6 MHz。通過規(guī)劃可以重用每個(gè)頻段中的載波數(shù)量，從而形成多載波調(diào)制信號(hào)，可以滿足多用戶的需求。在多用戶衛(wèi)星通信系統(tǒng)中，為了降低接收機(jī)的采樣頻率，提高接收機(jī)的采樣穩(wěn)定性和可靠性，由衛(wèi)星通信中心站的中頻（IF）下轉(zhuǎn)換變頻器對(duì)射頻（RF）變頻輸出的70 MHz中頻信號(hào)的頻率進(jìn)行處理，然后將信號(hào)發(fā)送到接收器，由ADC進(jìn)行采樣。本機(jī)振蕩器（LO）的信號(hào)頻率通常為固定配置，70 MHz信號(hào)直接下變頻到所需頻率。然而在多用戶系統(tǒng)中，接收前中頻信號(hào)的頻率在一定的帶寬內(nèi)，濾波電路不易設(shè)計(jì)，接收機(jī)的頻率偏移難以設(shè)置。

由于CDMA系統(tǒng)的特點(diǎn)及多普勒效應(yīng)等因素，C波段（本文以C波段衛(wèi)星通信系統(tǒng)為例）下變頻器輸出的信號(hào)存在一定的帶寬。為了充分利用衛(wèi)星轉(zhuǎn)發(fā)器頻率資源，盡量減少衛(wèi)星通信中心站的硬件數(shù)量，對(duì)RF下變頻后的IF下變頻有了新的要求：IF下變頻系統(tǒng)具有帶內(nèi)平坦度，帶寬在1 dB以內(nèi)為36 MHz，可滿足衛(wèi)星轉(zhuǎn)發(fā)器資源的需求，減少衛(wèi)星通信中心站的硬件數(shù)量；本機(jī)振蕩器頻率隨輸入IF信號(hào)頻率的變化而變化，以保持輸出頻率穩(wěn)定在15 MHz（15 MHz的頻率設(shè)置為接收機(jī)ADC前的頻率），可以在輸出端直接設(shè)計(jì)固定15 MHz頻率的信號(hào)放大和濾波電路。來自C波段下變頻器的輸出信號(hào)的中心頻率為70 MHz，信號(hào)帶寬為36 MHz，來自RF下變頻器的輸出頻率范圍為52～88 MHz，因此，本機(jī)振蕩器信號(hào)頻率范圍為67～103 MHz。此外，輸出信號(hào)強(qiáng)度由VGA電路控制，以擴(kuò)展接收機(jī)的動(dòng)態(tài)范圍，從而正常滿足接收機(jī)中的捕獲和跟蹤。本文設(shè)計(jì)并實(shí)現(xiàn)了一種適用于多用戶IF下變頻系統(tǒng)，該系統(tǒng)具有穩(wěn)定、小型化、方便等特點(diǎn)。

1? 系統(tǒng)架構(gòu)

通過衛(wèi)星傳輸?shù)男盘?hào)，由C波段下變頻器進(jìn)行轉(zhuǎn)換。IF信號(hào)檢測(cè)后，將實(shí)際頻率的指令發(fā)送給MCU，然后更新振蕩器頻率進(jìn)行調(diào)整，以保持混頻器輸出頻率保持在15 MHz。

IF下變頻系統(tǒng)的結(jié)構(gòu)主要包括射頻濾波器、低噪聲放大器、本機(jī)信號(hào)頻率源、混頻器、寬帶變壓器、自動(dòng)增益控制（AGC）環(huán)路和低通濾波器等。

接收系統(tǒng)的噪聲系數(shù)是一個(gè)重要指標(biāo)，在IF下變頻系統(tǒng)的這種模式下，混頻器的噪聲系數(shù)對(duì)整個(gè)系統(tǒng)的影響相對(duì)較大?；祛l器芯片采用AD8343，為了避免帶內(nèi)信號(hào)阻塞，LNA的最大增益不超過28 dBm。

插入的器件損耗越小，系統(tǒng)性能越好，前端采用低噪聲放大器。高性能硅雙極單片微波集成電路（MMIC）放大器MSA增益為18 dB，HPF7001的中心頻率為70 MHz，帶寬為40 MHz，是一種低損耗、高性能的表面聲波（SAW）濾波器。它用于抑制高次諧波[1]，可以抵抗干擾圖像信息、發(fā)射泄漏和各種寄生雜波，同時(shí)在濾波中可以實(shí)現(xiàn)高精度的幅頻和相頻特性[2]。

AD8343是一款高性能寬帶有源混頻器，在所有端口上都有很寬的帶寬，互調(diào)失真非常低，寬帶工作頻率可達(dá)2.5 GHz，非常適合接收信道應(yīng)用[3]。AD8343提供7 dB的典型轉(zhuǎn)換增益。集成LO驅(qū)動(dòng)器支持50 Ω差分輸入阻抗和低LO驅(qū)動(dòng)電平，這有助于最大限度地減少外部組件數(shù)量。

IF下變頻系統(tǒng)的頻率范圍為67～103 MHz，帶寬為36 MHz，相當(dāng)于衛(wèi)星轉(zhuǎn)發(fā)器的帶寬，為了不超過該頻段的VCO范圍，ADF4360-8的LO輸出分為67～85 MHz和85～103 MHz 兩個(gè)頻段，這2個(gè)頻段需要不同的外圍電感值，ADF4360-8和外圍電感之間使用了一個(gè)電子開關(guān)CD4053，該開關(guān)由MCU通過數(shù)字通道控制，從外部電感值中選擇所需的不同頻率。

2? 可編程LO信號(hào)的產(chǎn)生方案

鎖相環(huán)（PLL）用于可編程LO信號(hào)的產(chǎn)生方案。PLL是一種反饋相位控制系統(tǒng)，通常由相位檢測(cè)器（PD）、環(huán)路濾波器（LF）和壓控振蕩器（VCO）三部分組成，PLL的框圖如圖1所示。

鎖相環(huán)的性能取決于外部噪聲和內(nèi)部噪聲的影響，通常通過環(huán)路濾波器將噪聲過濾掉，PLL的頻率/相位響應(yīng)曲線如圖2所示，其中頻率偏移為0，采樣率為2 400 Hz，模式中使用單個(gè)載波，相位偏移在1～2π之間隨機(jī)分布。

圖2? PLL的頻率/相位響應(yīng)曲線

相位噪聲直接影響通信系統(tǒng)的誤碼率（BER），為了提高相位噪聲性能，本文增加了相位檢測(cè)頻率，但這種情況下PLL頻率的步進(jìn)精度會(huì)降低。PLL的相位噪聲可由式（1）估計(jì)。

Ntotal=Nsyn+10log fPFD+20logR ，（1）

式中：Ntotal是PLL的系統(tǒng)噪聲的總和，Nsyn是頻率合成器中的芯片噪聲（對(duì)于ADF4360-8，Nsyn=-216 dBc/HzN），fPFD是檢測(cè)到的相位頻率，R是分頻系數(shù)。

ADF4360-8是一種高性能的PLL芯片，其集成了整數(shù)N合成器和壓控振蕩器（VCO），ADF4360-8中心頻率由外部電感器設(shè)置，方便用戶設(shè)計(jì)。其頻率范圍為65～400 MHz。VCO頻率方程為

fVCO=B×fREFN/R ， （2）

式中：fVCO為VCO的輸出頻率，B是二進(jìn)制13位計(jì)數(shù)器（3到8 191）的預(yù)設(shè)分頻比，這使得可以生成僅由參考頻率除以R隔開的輸出頻率，fREFN是外部參考頻率振蕩器。

ADF4360-8通過外部參考振蕩器和控制信號(hào)完成配置，控制信號(hào)通過三線SPI接口模式設(shè)置3個(gè)內(nèi)部寄存器：R寄存器，主要設(shè)置R計(jì)數(shù)器值、外部參考頻率劃分后的參考頻率發(fā)送至鑒相器，以獲得相位頻率fPFD；C寄存器，主要設(shè)置信號(hào)輸出功率電平以及MUXOUT端口的輸出方式，以便于調(diào)試；N寄存器，主要設(shè)置B計(jì)數(shù)器值，決定輸出信號(hào)頻率。

ATMega128 MCU完全設(shè)置ADF4360-8配置，配置順序：參考時(shí)鐘→R寄存器→C寄存器→N寄存器，寄存器配置由數(shù)據(jù)信號(hào)數(shù)據(jù)線完成，當(dāng)信號(hào)LE啟用且時(shí)鐘信號(hào)CLK受到有效控制時(shí)，數(shù)據(jù)信號(hào)數(shù)據(jù)線順序?qū)懭?，LE位處于邏輯“1”下表示負(fù)載，CLK每個(gè)上升沿上的數(shù)據(jù)從MSB（最高有效位）順序?qū)懭?4位移位寄存器，并將數(shù)據(jù)鎖存到目標(biāo)寄存器。

IF下變頻系統(tǒng)的本機(jī)振頻率隨輸入頻率的變化而變化，以保持輸出頻率穩(wěn)定在15 MHz，因此，ADF4360-8配置通過外部中斷完成，以獲得用于更新配置寄存器的頻率值，ATMega128對(duì)ADF4360-8的主要配置流程圖如圖3所示。VCO的偏置電流將在C寄存器完成配置后開始構(gòu)建，這需要大約15 ms才能穩(wěn)定，因此需要至少15 ms的延遲時(shí)間才能到達(dá)N寄存器的配置，為了抑制雜散相位，可以使用更高的相位頻率，因此，可以減少環(huán)路捕獲時(shí)間和環(huán)路的相位噪聲。圖4顯示了R、C、N 三個(gè)寄存器的寫入數(shù)據(jù)時(shí)序圖。

該系統(tǒng)使用10.0 MHz的TCXO外部晶振，其穩(wěn)定性小于等于9.0 ppm；相位噪聲小于等于-130 dBc/Hz；頻率精度小于等于±1×10-7；ADF4360-8的最低輸出頻率由公式（3）得出，該結(jié)果由外部2個(gè)電感器的值確定，本機(jī)頻率在67～103 MHz之間，確定外部電感值后，其頻率范圍為20 MHz。

F0=1/2π■ 。 （3）

在內(nèi)部?jī)?chǔ)能單元CP和VCO輸入引腳V_Tune之間設(shè)計(jì)了環(huán)路濾波電路，帶寬為100 kHz，圖5為環(huán)路濾波電路示意圖；圖6為85 MHz本機(jī)信號(hào)頻率的相位噪聲曲線，本機(jī)頻率從70 MHz按照每次5 MHz的幅度逐步增長(zhǎng)到100 MHz，實(shí)際的輸出見表1，由于被測(cè)量頻譜分析儀的清晰度和PCB電路的因素，在一定程度上影響了被測(cè)量信號(hào)的頻率精度。

圖3? 主程序流程圖

圖4? R、C、N三個(gè)寄存器的寫入數(shù)據(jù)時(shí)序圖

圖5環(huán)路濾波電路

3AGC設(shè)計(jì)

AGC是一種擴(kuò)展接收機(jī)前端動(dòng)態(tài)范圍的常用程序，由VGA芯片和控制電路組成反饋電路，本文采用VGA控制器芯片AD8367，該芯片具有高頻段、500 MHz的3 dB帶寬、低噪聲等特點(diǎn)。其最大增益可達(dá)45 dB。AD8367集成了方根律檢測(cè)器，可檢測(cè)輸出信號(hào)電平并與內(nèi)置電平進(jìn)行比較，實(shí)現(xiàn)單回路AGC，此外，在功率受限的衛(wèi)星通信系統(tǒng)中，接收鏈路需要更高的增益才能實(shí)現(xiàn)環(huán)路鏈路，當(dāng)AD8367內(nèi)部電路在最大增益下工作時(shí)，噪聲系數(shù)處于7.5 dB的最小狀態(tài)，噪聲系數(shù)與工作增益值成反比，這樣對(duì)接收系統(tǒng)有利。

圖685 MHz本機(jī)頻率的噪聲曲線

表1本機(jī)頻率從70 MHz以5 MHz的幅度增長(zhǎng)到

100 MHz的實(shí)際輸出

為了盡量減少插件的損耗，本文使用電容和電感來匹配AD8367中的匹配電阻，使其從200 Ω變?yōu)?0 Ω，衰減6 dB，圖7是輸入（Input）和輸出（Output）之間的匹配電路。

圖7輸入和輸出之間的匹配電路

4結(jié)論

本文為了充分利用衛(wèi)星通信系統(tǒng)中大量的轉(zhuǎn)發(fā)器，同時(shí)減少衛(wèi)星通信中心站中的硬件數(shù)量。設(shè)計(jì)并實(shí)現(xiàn)了一種本機(jī)頻率可變的寬帶下變頻器，其輸出頻率保持在15 MHz，頻率穩(wěn)定可靠，有利于降低接收機(jī)的采樣率，該系統(tǒng)具有體積小、結(jié)構(gòu)簡(jiǎn)單、噪聲低和功耗低等優(yōu)點(diǎn)，各項(xiàng)指標(biāo)均滿足系統(tǒng)要求；AGC電路是基于AD8367設(shè)計(jì)的，擴(kuò)展了系統(tǒng)的動(dòng)態(tài)范圍，有利于接收機(jī)信號(hào)的采集、跟蹤，進(jìn)而提高精度。本設(shè)計(jì)在射頻電路系統(tǒng)中具有一定的參考價(jià)值。

參考文獻(xiàn)：

[1] 張威，葛琳琳，郭希旺，等．基于對(duì)稱控制的三相高頻隔離DC-DC變流器[J]．控制工程，2017，24（2）：402-408．

[2] 詹永衛(wèi)，張吉偉，張超，等.一種多通道寬帶中頻接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)[J].國(guó)外電子測(cè)量技術(shù)，2020，39（8）：88-91.

[3] GUVENC U， PALAMUT C O， YARMAN B S. Zero-if second harmonic SiGe mixer with DC offset cancellation [C]//IEEE International Conference on Microwaves. IEEE，2015.

[4] 陳明輝，王楠，王旭東. 一種應(yīng)用于低功耗多模式射頻芯片的可重構(gòu)濾波器[J].中國(guó)集成電路，2016，25（12）：37-43.

[5] 張威，葛琳琳．基于非對(duì)稱控制的三相高頻隔離DC-DC變流器．遼寧石油化工大學(xué)學(xué)報(bào)（自然科學(xué)版），2015，35（6）：57-63．

[6] 張哲.零中頻接收機(jī)IQ不平衡數(shù)字域校準(zhǔn)分析[J].中國(guó)新通信，2021，23（4）：162-163.

[7] 王景屹.甚小孔徑終端（VSAT）衛(wèi)星通信網(wǎng)的技術(shù)優(yōu)勢(shì)[J].數(shù)字技術(shù)與應(yīng)用，2015（2）：24.

[8] 劉昌錦，韋哲.香農(nóng)公式在擴(kuò)頻通信中的應(yīng)用[J].四川兵工學(xué)報(bào)，2013，34（4）：80-83.