項 松,王慶峰,李相強,張健穹
西南交通大學(xué)物理科學(xué)與技術(shù)學(xué)院
在21世紀,動車組的速度和智能化飛速發(fā)展,不斷引入相應(yīng)的大功率和非線性設(shè)備,動車組的不對稱負荷及其他非線性負荷容量不斷增加,帶來牽引網(wǎng)系統(tǒng)中的電壓電流波形畸變、波動及閃變等一系列問題,嚴重影響了供電系統(tǒng)的電能質(zhì)量[1-4]。因此急需對動車組運營時的牽引網(wǎng)電能質(zhì)量進行數(shù)據(jù)監(jiān)測,以數(shù)據(jù)為支持對其發(fā)生的問題進行溯源和解決,從而為動車組的安全運營提供保障[5-9]。目前,電能質(zhì)量監(jiān)測技術(shù)在電力系統(tǒng)領(lǐng)域中發(fā)展較為成熟,但由于動車組列車牽引網(wǎng)電氣耦合過程復(fù)雜,不適用電力系統(tǒng)的技術(shù)標準。根據(jù)調(diào)研,在動車組領(lǐng)域中未形成統(tǒng)一規(guī)范化的標準體系[10]?,F(xiàn)有的牽引網(wǎng)電能質(zhì)量監(jiān)測裝置功能單一,其成本高、開發(fā)周期長,且多安裝在牽引變電站內(nèi),而忽略了動車組列車作為牽引負荷是牽引網(wǎng)電能質(zhì)量惡化的激勵源。因此,應(yīng)通過監(jiān)測動車組車載電壓、電流互感器輸出信號從而對牽引網(wǎng)電能質(zhì)量進行監(jiān)測。
綜上考慮,文中選用ZYNQ-7000系列的XC7Z045芯片作為主控芯片,搭配AD9251等輔助芯片搭建監(jiān)測裝置,通過監(jiān)測記錄動車組車上電壓互感器、電流互感器二次側(cè)電壓、電流輸出信號對動車組牽引網(wǎng)電能質(zhì)量進行監(jiān)測,同時該裝置均選用成熟的芯片產(chǎn)品進行研發(fā),有成本較低、開發(fā)速度快、功能完善和易于拓展的優(yōu)點。
監(jiān)測裝置整體結(jié)構(gòu)框圖如圖1所示,主要包括信號采集模塊、信號處理模塊、數(shù)據(jù)傳輸模塊和電源供電模塊。信號采集模塊使用AD9251模數(shù)轉(zhuǎn)換芯片實現(xiàn)信號高速同步采集;信號處理模塊利用XC7Z045主控芯片內(nèi)置的雙核ARM和FPGA實現(xiàn)數(shù)據(jù)的高速處理;數(shù)據(jù)傳輸模塊使用88E1116R以太網(wǎng)芯片構(gòu)建千兆網(wǎng)絡(luò)電路實現(xiàn)數(shù)據(jù)高速傳輸;電源供電模塊使用DC-DC轉(zhuǎn)換芯片和一系列穩(wěn)壓芯片實現(xiàn)裝置各個模塊的供電驅(qū)動。
圖1 監(jiān)測裝置結(jié)構(gòu)框圖
2.1.1 電壓采集通道
列車穩(wěn)態(tài)運行時網(wǎng)壓有效值為17.5~31.5 kV,同時電壓互感器變比為250∶1,因此二次側(cè)電壓有效值為70~126 V。由于列車在運行過程中時常發(fā)生過電壓故障,且過電壓峰值較高,為保證系統(tǒng)能夠耐受住過壓沖擊,考慮最大電壓輸入為±1 250 V,由此進行電壓采集通道電路設(shè)計,且由于信號采集模塊的AD9251芯片的電壓輸入量程為±1 V,因此電壓采集通道的輸出電壓幅值不應(yīng)超過±1 V。由此考慮設(shè)計變比為1 000∶1的降壓電路,將輸入峰值1 250 V的高電壓信號降為1.25 V,同時為減小引入監(jiān)測裝置帶來的影響,需設(shè)計監(jiān)測裝置的輸入阻抗大于1 MΩ。如圖2所示,使用4個1 MΩ電阻串聯(lián)構(gòu)成降壓電路的高壓臂,使用150 kΩ、5.1 kΩ的電阻串聯(lián)與4.3 kΩ并聯(lián)構(gòu)成低壓臂,由此形成1 000∶1降壓電路,同時在高低壓臂并聯(lián)電容用于穩(wěn)定帶寬。降壓電路后級是型號為LMH6612MA的集成運放構(gòu)成的電壓跟隨電路,其中100 Ω和390 Ω電阻組成一個分壓電路,使電路增益為0.796。由此最大峰值為1 250 V的大電壓信號經(jīng)過一系列降壓處理后轉(zhuǎn)換成峰值為1 V的小電壓信號。
圖2 電壓采集通道電路原理圖
2.1.2 電流采集通道
列車穩(wěn)態(tài)運行時網(wǎng)流有效值為480~720 A,電流互感器變比為600∶1,因此二次側(cè)電流有效值為0.8~1.2 A。為保證系統(tǒng)電流采集留有一定余量,考慮最大電流輸入為±2.5 A,由此進行電流采集通道電路設(shè)計。如圖3所示,電流采樣電阻為2個高精度低溫漂的0.05 Ω電阻串聯(lián),將±2.5 A的電流信號轉(zhuǎn)換成±0.25 V的電壓信號。然后±0.25 V的電壓信號經(jīng)過由型號為LMH6612MA的集成運放構(gòu)成增益為3.9的電壓放大電路,將±0.25 V的電壓信號放大為±1 V的電壓信號,輸出至后級電路。
圖3 電流采集通道電路原理圖
2.1.3 AD9251外圍電路
文中監(jiān)測裝置信號采集模塊使用AD9251芯片進行信號采集。AD9251是一款單芯片、雙通道、14位的ADC采集芯片,采用1.8 V模擬電源供電,支持最高2 V的差分模擬信號輸入,具有高信噪比(SNR)、大無雜散動態(tài)范圍(SFDR)和低功耗的優(yōu)點。內(nèi)部集成高性能采樣保持電路和片內(nèi)基準電壓源,其采樣保持電路在最高200 MHz的輸入頻率下仍然能夠保持穩(wěn)定的性能。該芯片采用多級差分流水線架構(gòu),內(nèi)部集成糾錯邏輯,提供14位精度,并且能夠保證在整個工作溫度范圍內(nèi)無失碼。由于其輸入信號為差分模擬信號,并且采集通道電路輸出均為單端信號,因此需要在采集通道電路后增加單端轉(zhuǎn)差分電路,由此驅(qū)動ADC。同時因為電壓、電流采集通道均輸出±1 V的電壓信號,因此兩通道的單端轉(zhuǎn)差分ADC驅(qū)動電路完全相同,其電路原理圖如圖4所示,利用低失真差分ADC驅(qū)動器AD8138完成該部分電路原理設(shè)計,其輸出端接入AD9251的信號輸入端口,由此驅(qū)動ADC進行數(shù)據(jù)采集。圖5為AD9521外圍電路原理圖,主要有時鐘電路,包括外部參考時鐘輸入、時鐘分頻電路和時鐘同步電路;電源電路主要有模擬電源和數(shù)字電源,其中AVDD為模擬電源,DRVDD為數(shù)字輸出驅(qū)動電源,均為1.8 V,在其中并入多個10 μF的大電容和100 nF的小電容,進行穩(wěn)壓濾波;輸入電路主要包括差分信號輸入電路A、B,將電壓電流單端轉(zhuǎn)差分電路的輸出端分別接入該端口,用以驅(qū)動ADC進行電壓、電流采集;輸出電路主要包括數(shù)據(jù)輸出和時鐘輸出;控制電路主要包括控制SPI接口、控制寄存器和狀態(tài)寄存器,通過SPI接口對AD9251進行配置和控制。
圖4 單端轉(zhuǎn)差分電路原理圖
圖5 AD9251外圍電路
ZYNQ-7000系列的XC7Z045芯片是監(jiān)測裝置的主控芯片,它是一款SoC芯片,內(nèi)部集成了雙核ARM Cortex-A9處理器和Xilinx 7系列的FPGA,擁有豐富的資源和通信接口,方便開發(fā)者進行拓展開發(fā),且其工作主頻高達1 GHz,數(shù)據(jù)處理速度快。本監(jiān)測裝置對每個周期信號都將進行數(shù)據(jù)計算分析,且將計算后結(jié)果進行打包,每100 ms上傳1次,同時將原始數(shù)據(jù)以不同采樣率進行打包上傳,數(shù)據(jù)量大,因此對CPU的數(shù)據(jù)處理速度有著較高的要求,選用XC7Z045作為主控芯片充分利用了其運算速度快的特點。
信號處理模塊主要利用主控芯片內(nèi)含的FPGA完成數(shù)據(jù)處理,利用其內(nèi)含的ARM完成裝置的配置管理和對外通信。文中監(jiān)測裝置使用10 MSPS采樣率進行原始數(shù)據(jù)采集,使用12.8 KB/s速率進行數(shù)據(jù)抽取(每個周期256個數(shù)據(jù)點)用于電能質(zhì)量各項參數(shù)計算,包括電壓 、電流有效值,頻率,有功、視在、無功功率,功率因數(shù),直流偏移,電壓偏差,電壓波動,電壓、電流諧波(最高65次),電壓、電流波形畸變等參數(shù)。每個周期除諧波和電壓波動參數(shù)外其余各項都進行參數(shù)計算,每100 ms(5組數(shù)據(jù)取平均值)進行打包上傳。其中諧波參數(shù)每100 ms計算1次,并將各次諧波分量進行數(shù)據(jù)打包,電壓波動參數(shù)每min計算1次。在FPGA中將各項參數(shù)進行數(shù)據(jù)計算并打包好后上傳給ARM,在ARM中通過TCP協(xié)議進行網(wǎng)絡(luò)數(shù)據(jù)傳輸。
如圖6所示,本系統(tǒng)構(gòu)建千兆以太網(wǎng)電路進行數(shù)據(jù)通信,選用88E1116R千兆以太網(wǎng)芯片進行以太網(wǎng)電路搭建,選用HR682430E網(wǎng)絡(luò)變壓器芯片進行輸出隔離。88E1116R芯片支持1.8 V和1.2 V電源供電,是低功耗的1 000 MBPS以太網(wǎng)芯片,內(nèi)部集成MDI接口終端電阻,消除了12個無源器件,降低了外圍電路復(fù)雜度,并且其參考時鐘支持25 MHz±50 ppm公差晶體參考或振蕩器輸入,降低了研發(fā)成本。同時還具有以下特性:支持全雙工和半雙工模式,支持IEE 802.3u自適應(yīng)速率協(xié)商,支持IP/TCP/UDP卸載加速、支持MAC地址過濾和廣播風(fēng)暴抑制。使用該以太網(wǎng)芯片保證了監(jiān)測裝置數(shù)據(jù)傳輸?shù)姆€(wěn)定性和高效性。
圖6 PHY千兆網(wǎng)絡(luò)變壓器電路原理圖
電源供電模塊是整個系統(tǒng)裝置的動力來源,承擔(dān)給芯片等有源器件供電的工作。電源供電邏輯如圖7所示,使用10~36 V的直流電壓給整個系統(tǒng)裝置供電,在其后面緊接著接入一個共模濾波TVS保護芯片,起供電保護作用,隨后使用DC-DC轉(zhuǎn)換芯片TPS54560將10~36 V的外部供電電壓轉(zhuǎn)換成+8 V的直流電壓。以TPS54560電壓輸出點為節(jié)點,按照各個模塊供電需求分支展開,主要包括以±5 V供電的模擬芯片(Analog)、ADC芯片、鎖相環(huán)(PLL)芯片和主控芯片(ZYNQ 7Z045)。由于各個模塊芯片供電需求不同,因此還需使用專用電源管理芯片(ADP7104、LT3094、MD7672、SY8263等)進行電源轉(zhuǎn)換。各個模塊取電相互獨立,互不干擾,確保了整個監(jiān)測裝置的供電安全,使其能夠穩(wěn)定運行。
圖7 供電邏輯原理圖
為了使監(jiān)測裝置數(shù)據(jù)可視化并方便用戶使用管理,需進行上位機軟件開發(fā)。Qt Creator是跨平臺的圖形界面開發(fā)平臺,主要支持C++語言以及Python語言。同時Qt擁有豐富的API,在開發(fā)過程所需的庫函數(shù)都可以在API中找到,同時還提供豐富的幫助文檔,讓每個開發(fā)者都能快速上手,因此,Qt廣泛用于GUI程序開發(fā)。文中上位機選擇Windows版本的Qt進行軟件開發(fā),主要實現(xiàn)與監(jiān)測裝置進行數(shù)據(jù)通信,完成配置管理、數(shù)據(jù)顯示以及數(shù)據(jù)存儲的功能。
文中使用千兆網(wǎng)絡(luò)將監(jiān)測裝置和上位機處于同一個局域網(wǎng)內(nèi),其中監(jiān)測裝置作為服務(wù)器,上位機作為客戶端。在TCP協(xié)議中,每個服務(wù)器都有自己的IP地址,客戶端只有搜索并連接到服務(wù)器的IP地址后才能與服務(wù)器進行數(shù)據(jù)通信。文中上位機運行流程如圖8所示,首先使用UDP協(xié)議廣播搜索局域網(wǎng)內(nèi)的設(shè)備IP地址,搜索到IP地址后返回并進行TCP網(wǎng)絡(luò)端口連接,連接端口后進行相應(yīng)的數(shù)據(jù)傳輸,文中監(jiān)測裝置將打包上傳電能質(zhì)量各項參數(shù)和電壓電流原始數(shù)據(jù),不同的數(shù)據(jù)包通過不同的網(wǎng)絡(luò)端口進行數(shù)據(jù)傳輸。因此在上位機成功連接采集卡后,需要根據(jù)通信協(xié)議進行端口數(shù)據(jù)解析,將解析后的數(shù)據(jù)填充至相應(yīng)的區(qū)域進行展示,主要包括電能質(zhì)量參數(shù)顯示和實時電壓電流波形顯示。其中用戶可根據(jù)實際需要選擇數(shù)據(jù)是否存儲,如果是,則將對應(yīng)電壓電流數(shù)據(jù)按照日期時間的格式分類保存至本地。
圖8 上位機運行流程圖
軟件界面設(shè)計多利用Qt自帶的GUI界面類函數(shù)(QWidget、QGridLayout、QTableWidget等)和GUI組件類函數(shù)(QPushButton、QLabel、QTextEdit等)完成界面的整體設(shè)計,界面整體樣式如圖9所示。
圖9 上位機軟件界面
由于存在多個端口同時進行數(shù)據(jù)傳輸?shù)那闆r,數(shù)據(jù)量較大,因此上位機軟件的響應(yīng)以及處理速度顯得尤為重要,使用多線程的方式可以更好地利用系統(tǒng)資源,充分利用CPU的空閑時間,用盡可能少的時間讓系統(tǒng)做出響應(yīng),因此本系統(tǒng)上位機軟件設(shè)計采用多線程的方式進行數(shù)據(jù)處理。其中大致可分為接收、解析和顯示3個線程,多利用Qt的“信號與槽”機制完成線程間的數(shù)據(jù)通信,線程間數(shù)據(jù)通信流程如圖10所示。首先在數(shù)據(jù)接收線程中上位機成功連接采集卡IP地址和相應(yīng)端口后,使用QTcpSocket類中的“readAll()”函數(shù)進行數(shù)據(jù)接收,以一個字節(jié)流對象作為數(shù)據(jù)的臨時緩存,隨后發(fā)射解析信號,解析信號會將字節(jié)流對象發(fā)射出去,此時將調(diào)用解析線程中的解析槽函數(shù)。在解析槽函數(shù)中,首先會接收信號中的字節(jié)流對象,隨后釋放信號量,使解析線程獲得資源開始解析數(shù)據(jù)。當(dāng)數(shù)據(jù)解析完成后,會將數(shù)據(jù)存放在QVector容器類對象中,隨后發(fā)射顯示信號,同時顯示信號也會將對應(yīng)容器類對象發(fā)射出去,此時將調(diào)用顯示線程中的顯示槽函數(shù)。在顯示槽函數(shù)中,首先還是接收容器類對象中的數(shù)據(jù),然后將數(shù)據(jù)填充至相應(yīng)的區(qū)域中進行顯示。
圖10 線程間通信流程圖
為驗證裝置各項參數(shù)計算精度,使用三相標準功率源STR3060A進行實驗,該標準功率源自帶屏幕可以實時顯示輸出的電壓電流有效值、頻率、功率和諧波等基本參數(shù),精度為0.5級,取其單相正弦波輸出接入監(jiān)測裝置進行精度對比驗證。設(shè)置電壓有效值為100 V,設(shè)置電流有效值1 A,頻率50 Hz,設(shè)置電壓相角為0°,調(diào)整電流相角,分別記錄對比STR3060A和監(jiān)測裝置的各個參數(shù)計算結(jié)果,測試結(jié)果如表1所示。設(shè)置基波電壓有效值100 V,電流有效值1 A,3次諧波含量20%,5次諧波含量5%,7次諧波含量5%,調(diào)整基波頻率,分別記錄對比STR3060A和監(jiān)測裝置的電壓電流總畸變率,測試結(jié)果如表2所示。
表1 基于標準功率源的基本參數(shù)測試結(jié)果
表2 基于標準功率源的諧波計算測試結(jié)果
上述實驗結(jié)果表明:電壓有效值計算相對誤差最大為0.05 V,電流有效值誤差最大為0.007 A,頻率計算準確,視在功率最大誤差為0.459 VA,有功功率最大誤差為0.449 W,無功功率最大誤差為0.075 Var,功率因數(shù)計算準確,電壓總畸變率最大誤差為0.027,電流總畸變率最大誤差為0.033,總體誤差均在0.5%之內(nèi)。由此可驗證本文所設(shè)計的電能質(zhì)量監(jiān)測系統(tǒng)能夠準確測量計算各項參數(shù)。
本文基于ZYNQ設(shè)計了一款適用于高速動車組的牽引網(wǎng)電能質(zhì)量監(jiān)測裝置,該裝置選用ZYNQ-7000系列的XC7Z045芯片作為主控芯片搭配AD9251等輔助芯片完成總體功能設(shè)計,能夠分析多項電能質(zhì)量參數(shù)。采用模塊化設(shè)計,各個模塊選用成熟芯片產(chǎn)品進行電路設(shè)計,具有成本低易開發(fā)的特點。同時通過實驗對比驗證,該裝置各項參數(shù)計算誤差在0.5%之內(nèi),能夠滿足實際監(jiān)測需求和精度要求,并且有成本較低、開發(fā)速度快、功能完善和易于拓展的優(yōu)點,能夠應(yīng)用于高速動車組牽引網(wǎng)電能質(zhì)量監(jiān)測領(lǐng)域。