高速折疊內(nèi)插ADC 數(shù)?；旌想娐沸盘栐鰪娤到y(tǒng)

楊忙，薛文龍

（1.山東芯慧微電子科技有限公司，山東濟南，250102；2.山東產(chǎn)研信息與人工智能融合研究院有限公司，山東濟南，250102）

0 引言

本文提出了一種高速折疊內(nèi)插ADC 數(shù)模混合信號增強系統(tǒng)。該系統(tǒng)采用了先進的數(shù)字信號處理技術(shù)，可以在不引入額外噪聲和失真的情況下，顯著提高ADC 的輸出信號質(zhì)量。此外，該系統(tǒng)還具有響應(yīng)速度快、功耗低等優(yōu)點，非常適合于高速應(yīng)用領(lǐng)域。本文所提出的高速折疊內(nèi)插ADC 數(shù)?；旌闲盘栐鰪娤到y(tǒng)的基本原理是基于數(shù)字信號處理技術(shù)和數(shù)字模擬轉(zhuǎn)換技術(shù)的結(jié)合。該系統(tǒng)首先對ADC 的輸出信號進行數(shù)字化處理，然后通過數(shù)字信號處理技術(shù)對數(shù)字化信號進行增強，最后再將增強后的數(shù)字化信號轉(zhuǎn)換為模擬信號輸出。這種數(shù)字化處理的方式可以有效地提高ADC 的輸出信號質(zhì)量，同時避免了外部放大器和濾波器的使用。本文所提出的高速折疊內(nèi)插ADC 數(shù)?；旌闲盘栐鰪娤到y(tǒng)是一種先進的電路信號增強系統(tǒng)，可以有效地提高ADC 的輸出信號質(zhì)量。

1 系統(tǒng)硬件設(shè)計

在高速折疊內(nèi)插ADC 數(shù)?；旌想娐沸盘栐鰪娤到y(tǒng)中，系統(tǒng)硬件設(shè)計是至關(guān)重要的一部分。表1 是對系統(tǒng)硬件設(shè)計的具體選型。

表1 硬件設(shè)備選型

總之，系統(tǒng)硬件設(shè)計需要充分考慮系統(tǒng)的性能、穩(wěn)定性、可靠性以及可擴展性等因素，以確保高速折疊內(nèi)插ADC 數(shù)?；旌想娐沸盘栐鰪娤到y(tǒng)的正常運行。

1.1 ARM 控制板

ARM 控制板是一種基于ARM 微控制器的電路板，它具有高度的可編程性和靈活性，可以用于各種嵌入式系統(tǒng)的控制應(yīng)用。ARM 控制板通常由ARM 處理器、存儲器、輸入輸出接口等組成，具有高速、低功耗、高可靠性等特點。ARM 控制板可以用于各種領(lǐng)域，如工業(yè)控制、智能家居、醫(yī)療設(shè)備等[1]。在選擇ARM 控制板時，需要考慮其性能參數(shù)、接口類型、功耗和散熱性能等因素，以確保其能夠滿足應(yīng)用需求。

1.2 STB 控制板

STB 測試板在高速折疊內(nèi)插ADC 數(shù)?；旌想娐沸盘栐鰪娤到y(tǒng)中扮演著重要的角色。在該系統(tǒng)中，STB 測試板可以用于測試ADC 的輸出信號質(zhì)量和性能，以確保高速折疊內(nèi)插算法能夠正確地處理數(shù)字信號并轉(zhuǎn)換為模擬信號輸出。STB 測試板的設(shè)計和制作需要考慮以下幾個方面：STB 測試板需要與高速ADC數(shù)?；旌想娐沸盘栐鰪娤到y(tǒng)進行接口，因此需要考慮其接口類型和接口協(xié)議是否與系統(tǒng)中其他模塊兼容[2]。例如，STB 測試板可能需要與FPGA 或其他數(shù)字處理芯片進行接口，因此需要選擇具有合適接口類型的芯片。STB 測試板需要能夠準確地測試ADC 的輸出信號質(zhì)量和性能，因此需要考慮其測試精度和穩(wěn)定性。在設(shè)計和制作STB 測試板時，需要選擇高精度的測試儀器和元件，同時需要進行嚴格的測試。在高速折疊內(nèi)插ADC 數(shù)?；旌想娐沸盘栐鰪娤到y(tǒng)中，STB 測試板需要具備高速數(shù)據(jù)處理能力，以應(yīng)對高速數(shù)字信號的測試和處理。因此，在設(shè)計和制作STB 測試板時，需要選擇具有高速處理能力的芯片和元件，同時需要考慮如何優(yōu)化電路設(shè)計和算法實現(xiàn)，以提高測試板的處理速度和效率。STB 測試板的設(shè)計和制作需要考慮其可擴展性和可維護性。隨著技術(shù)的不斷發(fā)展和應(yīng)用需求的變化，可能需要不斷地更新和升級測試板的硬件和軟件。因此，在設(shè)計和制作STB 測試板時，需要考慮如何方便地進行升級和維護，同時需要考慮如何優(yōu)化電路設(shè)計和元件選擇，以提高測試板的可靠性和穩(wěn)定性。

1.3 DUT 板

DUT 板是一種用于測試數(shù)字電視接收器的電路板，它通常由一個或多個DUT（Device Under Test）核心板、輸入輸出接口、電源模塊等組成。DUT 板在整個測試系統(tǒng)中作用是安放待測器件，測試系統(tǒng)的全部輸入輸出都集中在DUT 板上，有效地把測試系統(tǒng)的輸入激勵信號和測試輸出分離開。

1.4 繼電器矩陣板

繼電器矩陣板主要執(zhí)行待測器件與測試系統(tǒng)的各個測試通道之間快速切換。測試系統(tǒng)為其提供地信號和SV 電源信號，對無繼電器矩陣同時輸入無數(shù)個信號，通過它的快速切換達到對被測器件施加矢量和讀取返回結(jié)果的效果。

2 系統(tǒng)軟件設(shè)計

2.1 ADC 參數(shù)測試

2.1.1 靜態(tài)參數(shù)測試

ADC 的靜態(tài)參數(shù)檢測主要是以低電壓或直流電流的方式測量ADC 芯片的各項性能指標。靜態(tài)參數(shù)的檢測方法有單點試驗等，其主要試驗步驟是：零點誤差的測定：零點誤差，也叫輸入不準，是指真實ADC 曲線中0 的編碼中點和理想ADC 轉(zhuǎn)換曲線中0 的編碼中點之間的最大錯誤，用EZ表示。它的測量是這樣進行的，將輸入電壓逐步增加，在數(shù)字顯示器從00 到00 變化到00……01 的時候，將這一時刻的輸入電壓Vin1 記錄下來，接著將輸入電壓逐步降低，使得數(shù)字顯示器從00……01 變成00……00，并記錄輸入電壓Vin2。ADC 的增益誤差主要體現(xiàn)在ADC 的實際發(fā)射特征曲線與理想發(fā)射特征曲線之間的偏離。它典型地以百分數(shù)（FSR）的形式表達。舉例來說，16 位模數(shù)轉(zhuǎn)換器，若增益錯誤率為±%，則最大模數(shù)轉(zhuǎn)換器輸出將產(chǎn)生7 比特錯誤（131）[3]。增益誤差可能會限制信號輸出的準確性，因此，需要通過校準盡量減小或消除這種誤差。對于兩點校準，可以通過選擇在滿量程范圍的10%和90%處作為測試輸入點，以此確定ADC 的偏移和增益誤差。然后，根據(jù)實際響應(yīng)的輸出代碼，通過數(shù)學操作，把真實的響應(yīng)線與理想ADC 的線進行映射，從而消除數(shù)字域中的偏移和增益誤差。ADC的最小有效位（LSB）是指在一個數(shù)字模擬轉(zhuǎn)換器（ADC）中能夠被識別的最小電壓變化量。它一般被定義為全范圍電壓/模數(shù)轉(zhuǎn)換器的解析度。例如，8 比特ADC 的尺寸是Vref/256，其全范圍電壓一般是Vref，256 分辨率（也就是2 的8 次方）。它的尺寸是模數(shù)轉(zhuǎn)換器精度的直接體現(xiàn)。隨著LSB 尺寸的減小，模數(shù)轉(zhuǎn)換器的精確度也隨之提高。例如，一個全范圍5V 的4 比特模數(shù)轉(zhuǎn)換器，那么其LSB 的大小為0.31V，這意味著這個ADC 能夠識別的最小電壓變化量為0.31V。ADC 差分非線性度（DNL）是指實際ADC 轉(zhuǎn)換器的輸入-輸出特性與理想直線的偏差。在理想的ADC 中，每個輸入代碼的轉(zhuǎn)換點是上一個轉(zhuǎn)換點的+1LSB（最低有效位）。然而，實際ADC 的轉(zhuǎn)換點可能會偏離這個理想位置，這就是差分非線性度的來源。

圖1 ADC DNL 計算圖

差分非線性度通常通過比較實際轉(zhuǎn)換點與理想轉(zhuǎn)換點的差異來計算。例如，在實際應(yīng)用中，我們可能會比較每個輸入代碼對應(yīng)的實際輸出碼字與理想輸出碼字的差異。然后，這些差異會被用來計算DNL。需要注意的是，由于DNL 誤差并不能完整地反映ADC 的線性，而是由DNL 正、負錯誤在各個碼字之間的分配決定[4]。因此，還需要考慮積分非線性度（INL）來更全面地評估ADC 的性能。

2.1.2 動態(tài)參數(shù)測試

ADC 動態(tài)參數(shù)測試是指對ADC 在模擬信號輸入時，其性能參數(shù)的測試。動力參數(shù)的測試方法主要有：動態(tài)信號疊加試驗、頻譜分析快速傅立葉變換等。動態(tài)信號疊加檢測法：其基本思路是將一個小的交流信號與被測A/D 變換器的模擬輸入基準電壓相疊加，使得A/D 變換器輸出的數(shù)字量在特定的代碼附近以特定的頻率進行反復(fù)變換，以此來檢驗對應(yīng)的突變點和編碼中心，同時也可以測定零點、增益、相對精度以及線性差分誤差。該算法簡單，但受分辨率、速度等方面的限制。頻譜解析法是將全范圍內(nèi)的正弦信號送入被檢測ADC，并將其存入存儲器，再對其進行FFT 計算，得到信噪比和THD 等參量。該電路的輸入信號為兩個不同頻率的正弦波，經(jīng)FFT 處理即可得到該信號的IMD 值。對于高精度模數(shù)轉(zhuǎn)換器來說，快速傅立葉變換需要有足夠的時間，因此，如何選取合適的測試頻率是一個非常重要的問題。此外，快速傅立葉變換方法還需要采樣頻率不能等于信號頻率的整數(shù)倍。FFT 法是一種比較常見的模數(shù)轉(zhuǎn)換器動態(tài)測試技術(shù)，它具有直觀、簡單的特點，并且可以在其輸出譜上顯示幾乎全部的模數(shù)轉(zhuǎn)換器的畸變。

2.2 建立數(shù)模混合測試通道

ADC 數(shù)?；旌蠝y試通道的建立包括以下步驟：確定ADC 的參數(shù)：ADC 的參數(shù)包括精度、電壓輸入范圍等。精度是指模擬電壓經(jīng)過ADC 轉(zhuǎn)換后得到的數(shù)字量的位數(shù)，電壓輸入范圍是指ADC 可以接受的輸入電壓范圍。選擇合適的測試信號：根據(jù)ADC 的參數(shù)，選擇合適的測試信號，例如正弦波、方波等。連接測試通道：將測試信號連接到ADC 的輸入端口，將ADC 的輸出端口連接到數(shù)字電路的輸入端口，將數(shù)字電路的輸出端口連接到模擬電路的輸入端口。設(shè)置ADC 參數(shù)：根據(jù)測試信號的特性，設(shè)置ADC 的參數(shù)，例如采樣率、分辨率等。啟動測試：啟動測試程序，記錄ADC 的輸出數(shù)據(jù)和模擬電路的輸出數(shù)據(jù)，比較兩者是否一致。通過以上步驟，可以建立ADC 數(shù)模混合測試通道，對ADC 的性能進行全面的測試。圖2 為數(shù)?；旌蠝y試通道結(jié)構(gòu)圖。

圖2 數(shù)?；旌蠝y試通道結(jié)構(gòu)圖

混合測試通道的核心是MTAP 控制器，為模數(shù)混合測試提供測試通道的各端口控制信號。有兩個模擬測試端，一個為AT1、一個為AT2，這兩個腳是專用引腳，不能用于其他用途。由MTAP，TBIC，ABM，AB1 和AB2 等組成模擬信號測試的基本架構(gòu)，模擬測試激勵施加到AT1 端口，通過測試總線接口電路和模擬邊界模塊形成虛擬測試通道，在AT2 端口得到測試響應(yīng)結(jié)果，用于模擬信號的測試。此外，MTAP 還可以添加兩個附加的模擬測試引腳AT1N 和AT2N，滿足對差分輸入/輸出信號進行測試。數(shù)字激勵施加到TDI 端口通過數(shù)字邊界模塊到TDO 端口形成測試通道獲得響應(yīng)數(shù)據(jù)，用于數(shù)字信號測試。從AI/O 端口輸入模擬信號到ABM，通過ADC核心電路送到DBM 可以由DI/O 輸出數(shù)字信號，也可以作為激勵信號送到下一級檢測信號故障。模數(shù)轉(zhuǎn)換器(ADC)核心電路包括數(shù)據(jù)的采樣、保持及量化過程，采樣電路是模數(shù)轉(zhuǎn)換器的第一步，也是最為重要的轉(zhuǎn)換環(huán)節(jié)。采樣及跟蹤保持電路是執(zhí)行采樣操作的主要電路，在噪聲和失真上進行折中設(shè)計。量化電路是模數(shù)轉(zhuǎn)換過程的一個主要步驟，量化過程會產(chǎn)生積分非線性、微分非線性及單調(diào)性問題。

2.3 優(yōu)化數(shù)模轉(zhuǎn)換器算法

任何連續(xù)的模擬信號都可以用遞歸的二分法轉(zhuǎn)化成N位二進制表示形式。

式(1)中，是模擬信號輸入，是第i次迭代的模擬信號余量，Vref是參考電壓，是1 或-1。在為正值時，= 1。在為其他值時，=- 1，i=1,2,… ,N。以上公式是一位數(shù)字的算法，可以推廣到多位數(shù)字的情形。將模擬量轉(zhuǎn)化成輸出碼，具有ni比特。輸入范圍[-Vr ef,Vref]被分成從Ni個區(qū)間，Ni=2ni， 所對的模擬信號

iD被送到數(shù)字解碼電路中，同時通過子DAC轉(zhuǎn)回模擬信號，第i級子DAC 輸出電壓為：

該模擬信號和輸入的放大延遲模擬信號相減，從而得到殘差信號為：

2.4 增強電路信號

通過兩個三極管相連，將電壓變換為電流，將變換為電流的信號，再經(jīng)過兩個三極管將其轉(zhuǎn)化為電壓，然后再通過場效應(yīng)管對其進行放大，然后將其輸出到負載上，利用電阻將電壓轉(zhuǎn)化為電流，將其施加在FET 的發(fā)射極上，形成一個電流負反饋，再利用該電阻與FET的電流之差來放大信號。在圖3 中可以看到。

圖3 增強信號電路圖

經(jīng)由第1 三極管VT1 及第23 極管VT2，將網(wǎng)路輸入訊號電壓變換為電流，經(jīng)由第3 及第4 三極管VT4，將該網(wǎng)路輸入訊號的電壓，再經(jīng)由第1FET1 及第2FET2 進行放大，并將其輸出及驅(qū)動負荷進一步進行放大。第一電阻器R1 變換輸出電壓為電流，并將其施加于第2FET2 的射極處，從而形成一個電流負反饋。因此，在第7 電阻器R7 中流動的電流為第2FET2 和反饋電流之差。從而獲得了對信號進行放大的增益，并改善了信號強度。

3 系統(tǒng)測試

3.1 測試準備

本實驗主要涉及高速折疊內(nèi)插ADC 數(shù)?；旌想娐返膶崿F(xiàn)。實驗的主要目標是提高模擬信號的采樣率和精度，同時優(yōu)化數(shù)字信號處理算法，從而實現(xiàn)更穩(wěn)定的信號增強。在實驗前，首先進行了模擬信號的輸入和采樣。我們采用了不同頻率和幅度的正弦波信號作為輸入，觀察系統(tǒng)的響應(yīng)和穩(wěn)定性。接下來，對數(shù)字信號處理算法進行了優(yōu)化。通過采用更高效的濾波器和優(yōu)化算法復(fù)雜度，輸出信號的信噪比（SNR）得到了明顯提升，同時減少了計算時間和內(nèi)存占用。在電路設(shè)計方面，對混合電路的布局和元件參數(shù)進行了調(diào)整和優(yōu)化。通過改進電路設(shè)計，減少了信號傳輸延遲和干擾，提高系統(tǒng)的性能。

3.2 測試結(jié)果及分析

為了驗證本文的系統(tǒng)具有實用性，對本文系統(tǒng)進行測試，測試結(jié)果如表2 所示。

表2 測試結(jié)果

實驗結(jié)果表明，本系統(tǒng)傳輸?shù)男盘杺€數(shù)與真實傳輸信號的個數(shù)基本相同，證明通過將優(yōu)化后的ADC 模塊、數(shù)字信號處理算法和電路設(shè)計集成到系統(tǒng)中，輸出信號的質(zhì)量得到了顯著提升，失真現(xiàn)象得到了有效抑制。本文的混合電路信號增強系統(tǒng)可以實現(xiàn)信號增強，傳輸信號質(zhì)量較高。

4 結(jié)束語

總的來說，本文所介紹的高速折疊內(nèi)插ADC 數(shù)?；旌想娐沸盘栐鰪娤到y(tǒng)是一種創(chuàng)新性的解決方案，旨在提高ADC 的性能和輸出信號質(zhì)量。通過采用先進的數(shù)字信號處理技術(shù)和數(shù)?；旌显O(shè)計，該系統(tǒng)能夠有效地解決傳統(tǒng)電路信號增強系統(tǒng)的不足。該系統(tǒng)的應(yīng)用范圍廣泛，不僅可以用于各種電子設(shè)備的信號采集和處理，還可以用于通信、雷達、音頻和圖像處理等領(lǐng)域。此外，由于該系統(tǒng)采用了數(shù)字化處理的方式，可以方便地進行升級和優(yōu)化，以適應(yīng)不斷變化的應(yīng)用需求和技術(shù)發(fā)展。在未來，我們期望能夠進一步研究和改進該系統(tǒng)，實現(xiàn)更高速、更低功耗和更高精度的信號增強，為電子系統(tǒng)的設(shè)計和優(yōu)化提供更加完善的解決方案。