宋夢洋,朱 虎,江 毅(武漢光迅科技股份有限公司,湖北武漢 430205)
隨著云計(jì)算、大數(shù)據(jù)、超高清視頻、人工智能、5G行業(yè)應(yīng)用等快速發(fā)展,網(wǎng)絡(luò)訪問頻率、接入手段、數(shù)據(jù)處理和計(jì)算需求不斷增加。特別是隨著AI 大模型應(yīng)用的快速發(fā)展,國內(nèi)外公司紛紛推出相關(guān)模型,各地開始啟動智算數(shù)據(jù)中心建設(shè)。國際知名咨詢公司LightCounting 數(shù)次上調(diào)光互聯(lián)模塊市場規(guī)模預(yù)測,主要驅(qū)動力均來源于AI 大模型智算數(shù)據(jù)中心旺盛的算力需求。
根據(jù)中國信息通信研究院發(fā)布的《中國算力發(fā)展指數(shù)白皮書(2022)》(見圖1),2021年美國算力規(guī)模占全球份額的34%,中國以33%的占比位居全球第二。美國、中國、日本的GDP 依次位居全球前三,而三者的算力能力也為全球前三,算力規(guī)模與國家GDP 呈現(xiàn)正相關(guān)關(guān)系[1]。2023 年10 月,工業(yè)和信息化部等六部門聯(lián)合印發(fā)《算力基礎(chǔ)設(shè)施高質(zhì)量發(fā)展行動計(jì)劃》,完善算力綜合供給體系,提升算力高效運(yùn)載能力。2023 年12 月,國家發(fā)展改革委等五部門聯(lián)合印發(fā)《深入實(shí)施“東數(shù)西算”工程加快構(gòu)建全國一體化算力網(wǎng)的實(shí)施意見》,大力推進(jìn)算力網(wǎng)絡(luò)建設(shè),預(yù)計(jì)到2025 年底,綜合算力基礎(chǔ)設(shè)施體系將初步成型。
圖1 2021年全球算力分布情況[2]
算力網(wǎng)絡(luò)的發(fā)展需要高速率、高帶寬與高能效的互聯(lián)技術(shù)來支撐,將高性能計(jì)算數(shù)據(jù)中心、AI 數(shù)據(jù)中心以及基礎(chǔ)算力數(shù)據(jù)中心統(tǒng)一連接起來,形成集成化的數(shù)據(jù)中心,從而實(shí)現(xiàn)算力的協(xié)同調(diào)度。
在這些需求帶動下,用于數(shù)據(jù)中心互聯(lián)的光模塊處于高速發(fā)展階段:400 Gbit/s光互聯(lián)模塊發(fā)貨量快速增長,800 Gbit/s進(jìn)入批量化進(jìn)程,更高速率的1.6 Tbit/s 光互聯(lián)模塊研發(fā)工作已經(jīng)開展,全球主要標(biāo)準(zhǔn)化機(jī)構(gòu)和多元協(xié)議組織(MSA)紛紛啟動了基于單通道200 Gbit/s 的1.6 Tbit/s 光模塊標(biāo)準(zhǔn)的研究和制定,IEEE 在2021年底給出了相關(guān)標(biāo)準(zhǔn)的預(yù)計(jì)完成時(shí)間(見圖2)。
圖2 基于單通道200 Gbit/s的標(biāo)準(zhǔn)化時(shí)間節(jié)點(diǎn)[3]
數(shù)據(jù)中心光互聯(lián)應(yīng)用主要分為兩大類(見表1):一類是數(shù)據(jù)中心內(nèi)部的互聯(lián),典型光纖傳輸距離為2 km 及以內(nèi);一類是數(shù)據(jù)中心之間的互聯(lián),典型光纖傳輸距離為80 km及以上。
表1 數(shù)據(jù)中心互聯(lián)場景[4]
典型光互聯(lián)方式包含以下幾種。
a)直連電纜(DAC),該方案采用銅纜,傳輸距離隨帶寬的增加而減少,但成本相對較低。
b)有源光纜(AOC),將光纜和光模塊進(jìn)行集成,光纜可根據(jù)傳輸距離進(jìn)行配置,傳輸距離通常為100 m及以內(nèi)。
c)光模塊,根據(jù)傳輸距離需求采用不同規(guī)格的光模塊,用于連接服務(wù)器、交換機(jī)等網(wǎng)絡(luò)設(shè)備,承載高速數(shù)據(jù)的收發(fā)。
在數(shù)據(jù)中心內(nèi)部互聯(lián)場景中,以上幾種互聯(lián)方式均有采用,隨著數(shù)據(jù)中心不斷向高帶寬、高速率演進(jìn),并且由于供電、GPU 應(yīng)用數(shù)量等原因,數(shù)據(jù)中心內(nèi)部互聯(lián)以基于直調(diào)直檢方案的光模塊和AOC 為主。在數(shù)據(jù)中心之間的互聯(lián)場景中,主要采用相干光模塊進(jìn)行連接。
數(shù)據(jù)中心內(nèi)部光互聯(lián)模塊的發(fā)展與交換機(jī)交換芯片串行-解串行器(Serdes)的發(fā)展進(jìn)度密切相關(guān),交換機(jī)及光模塊發(fā)展趨勢見表2。2023 年交換芯片Serdes 的速率達(dá)到112 Gbit/s,交換芯片吞吐量相應(yīng)達(dá)到51.2 Tbit/s,根據(jù)交換芯片演進(jìn)趨勢、市場需求及技術(shù)成熟度,預(yù)計(jì)2025 年交換芯片吞吐量將達(dá)到102.4 Tbit/s,2027 年將達(dá)到204.8 Tbit/s,光互聯(lián)模塊也需要相應(yīng)演進(jìn)到1.6 Tbit/s和3.2 Tbit/s對其實(shí)現(xiàn)有效支撐。
表2 交換機(jī)及光模塊發(fā)展趨勢預(yù)測
相干技術(shù)已經(jīng)成為數(shù)據(jù)中心之間互聯(lián)的主流方案。在多個(gè)標(biāo)準(zhǔn)化組織的大力推進(jìn)下,400 Gbit/s光模塊已發(fā)布多項(xiàng)標(biāo)準(zhǔn),如400ZR、400G OpenROADM、Open ZR+等均采用DWDM 技術(shù),在C 波段進(jìn)行傳輸,結(jié)合DP-16QAM 調(diào)制格式,可實(shí)現(xiàn)80~120 km(純裸纖傳輸距離為40 km,增加光放可達(dá)到120 km)的高速傳輸。
隨著400 Gbit/s 光互聯(lián)模塊的批量化應(yīng)用,800 Gbit/s 光互聯(lián)模塊開始進(jìn)入樣品或小批量發(fā)貨階段,標(biāo)準(zhǔn)研究接近尾聲(見表3和表4),后續(xù)隨著標(biāo)準(zhǔn)的正式發(fā)布,將逐步走向批量化應(yīng)用。
表3 800 Gbit/s光模塊標(biāo)準(zhǔn)化進(jìn)展
表4 800 Gbit/s光模塊標(biāo)準(zhǔn)部分技術(shù)方案[4]
AI 算力網(wǎng)絡(luò)與常規(guī)數(shù)據(jù)中心相比,對計(jì)算的需求量每18 個(gè)月增長10 倍,對高帶寬、低時(shí)延的光互聯(lián)需求更加迫切。目前國內(nèi)外標(biāo)準(zhǔn)化組織紛紛啟動1.6 Tbit/s光互聯(lián)模塊的研究工作,主流光模塊廠家均已完成1.6 Tbit/s光模塊的樣機(jī)研制工作(見表5)。
表5 1.6 Tbit/s光模塊標(biāo)準(zhǔn)化進(jìn)展
隨著速率和帶寬的增長,功耗也隨之成倍增長。交換芯片、SerDes 和光模塊是功耗增加的主要因素。據(jù)推算,交換機(jī)從640 Gbit/s發(fā)展至51.2 Tbit/s,帶寬增長80 倍,功耗同時(shí)增長22 倍。其中,專用集成電路核心(ASCI Core)的功耗增長8 倍,系統(tǒng)風(fēng)扇的功耗增長11 倍,交換芯片SerDes 的功耗增長25 倍,光模塊功耗增長26倍。將51.2 Tbit/s交換機(jī)的整機(jī)功耗按照上述4 個(gè)維度進(jìn)行分解,光模塊的功耗約占交換機(jī)整機(jī)功耗的一半。因此在進(jìn)行更高速率光互聯(lián)模塊開發(fā)設(shè)計(jì)時(shí),功耗是無法繞開的瓶頸,目前行業(yè)中正在蓬勃發(fā)展的各項(xiàng)新技術(shù),其主要需求驅(qū)動均為功耗控制。
硅基光電子(簡稱硅光子)基于微米/納米級光子、電子及光電子器件的新穎工作原理,可使用與硅基集成電路技術(shù)兼容的技術(shù)和方法,在同一硅襯底上實(shí)現(xiàn)單片或混合集成[5]。以此為基礎(chǔ)的硅基光電子集成平臺,可以利用現(xiàn)有的微電子工藝和成果,在硅襯底上同時(shí)集成微納米尺寸光學(xué)回路與各類CMOS 集成電路如調(diào)制器、探測器、互阻放大器、數(shù)字信號處理模塊以及各類無源器件等,形成具有若干種功能的大規(guī)模集成芯片。硅光子技術(shù)結(jié)合了CMOS 技術(shù)的超大規(guī)模邏輯、超高精度制造特性和光子技術(shù)超高速率、超低功耗優(yōu)勢,是一種可解決技術(shù)演進(jìn)與成本矛盾的創(chuàng)新性熱點(diǎn)技術(shù),并已在通信光模塊應(yīng)用中發(fā)揮了積極作用,目前其技術(shù)發(fā)展勢頭強(qiáng)勁,產(chǎn)業(yè)規(guī)模不斷擴(kuò)大,產(chǎn)品與應(yīng)用進(jìn)展也在不斷推進(jìn)[5]。
硅光子集成技術(shù)的發(fā)展受到多方力量驅(qū)動。首先,從集成角度來看,集成光器件相比分立光器件具有體積小、穩(wěn)定性高等優(yōu)勢,可以大大減少分立光器件的數(shù)量和封裝界面,減少傳輸路徑,從而降低產(chǎn)品功耗;其次,從材料角度來看,硅相對于InP 和GaAs 等半導(dǎo)體材料價(jià)格更為低廉,且有望基于現(xiàn)有成熟、發(fā)達(dá)的微電子工藝,發(fā)揮規(guī)模優(yōu)勢提高工業(yè)化水平,從而進(jìn)一步降低成本。
硅光子產(chǎn)品主要包括硅光子集成芯片和硅光子光模塊(見圖3)。目前硅光子技術(shù)憑借高集成度、低功耗、小型封裝、大規(guī)??缮a(chǎn)性等優(yōu)勢,與共封裝技術(shù)和薄膜鈮酸鋰調(diào)制技術(shù)聯(lián)合應(yīng)用,有望在800 Gbit/s、1.6 Tbit/s甚至更高速率的短距和相干應(yīng)用中成為主力方案。
圖3 1.6 Tbit/s光收發(fā)模塊的COB封裝器件
根據(jù)LightCounting 預(yù)測,到2028 年,硅光產(chǎn)品的市場份額將從2022年的25%增長至43%,領(lǐng)先的供應(yīng)商都在布局硅光技術(shù)。但硅光技術(shù)的耦合效率仍相對較低,產(chǎn)業(yè)鏈完整性相比于Ⅲ-Ⅴ族仍有缺失,垂直整合能力有限。目前,國內(nèi)硅光廠家已經(jīng)開始硅基光電芯片晶圓級測試方法、硅光集成芯片技術(shù)規(guī)范等方面的行業(yè)標(biāo)準(zhǔn)編制工作。
光電合封(CPO)是將交換芯片、專用集成電路(ASIC)和光/電引擎(光收發(fā)器)共同封裝在同一基板上,使引擎盡量靠近ASIC,以最大程度地減少高速電通道損耗和阻抗不連續(xù)性,從而有效降低整個(gè)系統(tǒng)的功耗。
光電合封的技術(shù)方案和應(yīng)用場景主要聚焦在以下2個(gè)方面。
a)基于垂直腔面發(fā)射激光器(VCSEL)和多模光纖的解決方案,以30 m 以內(nèi)的應(yīng)用為主,主要面向超算及AI機(jī)群的短距離光互聯(lián)。
b)基于硅光和單模光纖的解決方案,以2 km以內(nèi)的應(yīng)用為主,主要解決大型數(shù)據(jù)中心機(jī)架及機(jī)群之間的光互聯(lián)。
相較于可插拔光模塊以及板載光模塊,光電合封技術(shù)有如下優(yōu)勢。
a)光模塊中高速電信號在印制電路板(PCB)上傳輸越來越困難,目前的PCB技術(shù)將112 Gbit/s以上的電信號從交換芯片傳送到位于交換機(jī)面板的光模塊難度較大。光電合封技術(shù)將交換芯片與光電轉(zhuǎn)換單元封裝在一起,可降低高頻線路以及信號完整性電器件的使用要求,突破電信號傳輸瓶頸,提高數(shù)據(jù)通信的交換容量。
b)光電合封技術(shù)將光引擎置于板載上,靠近ASIC芯片,可釋放前面板的壓力。
c)在熱插拔光模塊中,DSP 是高功耗的主要來源。在光電合封場景中,考慮到交換芯片本身具有均衡能力,可直接由交換芯片的Serdes驅(qū)動光引擎,光模塊中高功耗的DSP/CDR 可被省略,從而降低功耗。此外,光電合封技術(shù)采用外置光源方案,將激光器置于光收發(fā)單元外部,可降低光收發(fā)單元的熱量,同時(shí)便于維修,出故障時(shí)只更換激光器即可,進(jìn)而降低成本[6]。
1.6 Tbit/s光模塊雖然已基本確認(rèn)仍將采用可插拔方式設(shè)計(jì)生產(chǎn),但隨著AI計(jì)算等大交換機(jī)吞吐量需求的出現(xiàn),光電合封技術(shù)在提升整個(gè)鏈路性能方面具有較大潛力,或?qū)⑹歉咚俾使饣ヂ?lián)的主流解決方案。CPO 技術(shù)目前仍有許多亟待解決的關(guān)鍵技術(shù)問題,例如高密度光纖連接的管理、散熱管理、封裝測試的良率以及可靠性等問題,需要業(yè)界共同摸索和實(shí)踐。標(biāo)準(zhǔn)化方面,OIF 已發(fā)布外置光源和3.2 Tbit/s 的CPO 標(biāo)準(zhǔn),CCSA也立項(xiàng)了關(guān)于外置光源的行業(yè)標(biāo)準(zhǔn)。
伴隨著光刻技術(shù)的不斷進(jìn)步和混合集成工藝的發(fā)展,鈮酸鋰薄膜脊型波導(dǎo)結(jié)構(gòu)的制造為薄膜鈮酸鋰調(diào)制器的開發(fā)奠定了基礎(chǔ)。薄膜鈮酸鋰調(diào)制器繼承了體材料鈮酸鋰良好的物理化學(xué)穩(wěn)定性,具有光學(xué)窗口寬、電光系數(shù)大、高線性度等優(yōu)點(diǎn),并通過優(yōu)化設(shè)計(jì)可有效避免調(diào)制效率低、尺寸大等缺點(diǎn)。薄膜鈮酸鋰調(diào)制器的技術(shù)核心是對光波導(dǎo)結(jié)構(gòu)和電極結(jié)構(gòu)進(jìn)行匹配設(shè)計(jì),使其光電響應(yīng)匹配,提高工藝精度,損耗減少,從而實(shí)現(xiàn)高性能、低功耗、小尺寸、低驅(qū)動電壓的新型調(diào)制器,降低光互聯(lián)模塊的功耗。
各大廠商正在積極開發(fā)800 Gbit/s 光互聯(lián)芯片,128 GBaud 波特率相干光通信芯片以及60~70 GHz 以上帶寬的特種通信用調(diào)制器芯片,它將成為未來超高速光互聯(lián)領(lǐng)域的主流方案之一。
在光模塊內(nèi)部,發(fā)送端信號需經(jīng)過數(shù)模轉(zhuǎn)換(DAC),將數(shù)字信號轉(zhuǎn)換為模擬信號;在接收端,模擬信號經(jīng)過模數(shù)轉(zhuǎn)換(ADC)后,再轉(zhuǎn)換為數(shù)字信號。數(shù)字信號處理(DSP)芯片的主要功能是進(jìn)行ADC/DAC、變速管理芯片(gearbox)的信號變速、電信號劣化補(bǔ)償以及時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)。DSP 是高速光模塊的關(guān)鍵部件之一,但是功耗較高,其功耗約占光模塊總體功耗的50%~60%。
線性直驅(qū)技術(shù)(LPO)在光模塊中去除DSP/CDR芯片,模塊內(nèi)部只處理線性信號,由設(shè)備側(cè)進(jìn)行非線性信號的處理,從而降低光模塊的功耗和成本。目前,LPO技術(shù)已在400 Gbit/s、800 Gbit/s速率上得到一定應(yīng)用,但傳輸距離主要為500 m 及以內(nèi),后續(xù)的規(guī)?;瘧?yīng)用還需要技術(shù)的進(jìn)一步發(fā)展、測試方法的建立以及標(biāo)準(zhǔn)的牽引。目前中國通信標(biāo)準(zhǔn)化協(xié)會已經(jīng)啟動LPO光模塊研究課題,為后續(xù)標(biāo)準(zhǔn)化進(jìn)行行業(yè)和技術(shù)分析。IPEC也啟動了關(guān)于LPO方面的研究。
為解決數(shù)據(jù)中心高密度設(shè)備散熱和降低電源使用效率(PUE)的難題,液冷技術(shù)已獲得廣泛應(yīng)用,從而產(chǎn)生對能夠在液冷環(huán)境中配套使用的液冷光模塊的需求。
液冷光模塊需防止冷卻液進(jìn)入光模塊內(nèi)部光路,即光器件、光器件與光接口之間、光接口與尾纖之間存在的光路需整體采用密閉封裝(液密封裝),以實(shí)現(xiàn)同外部冷卻液的完全隔離。液冷光模塊的密封技術(shù)包括氣密封裝和液密封裝或者2 種封裝方式的結(jié)合,這些技術(shù)保證光模塊的密封性,防止氣體或液體從內(nèi)部泄漏到外部或從外部進(jìn)入內(nèi)部等。
液冷光模塊能夠很好配合系統(tǒng)進(jìn)行散熱,但相比常規(guī)光模塊在成本方面有一定增加。主要體現(xiàn)在2個(gè)方面:一是物料成本,需采用絕緣、導(dǎo)熱性能好、穩(wěn)定性強(qiáng)的密封材料;二是加工成本,需通過較高的工藝和制造水平實(shí)現(xiàn)密封,且不能影響原性能參數(shù)、電磁兼容特性等要求[7]。
目前中國通信標(biāo)準(zhǔn)化協(xié)會已經(jīng)完成用于液冷系統(tǒng)中的光模塊的研究課題,正在進(jìn)行用于液冷系統(tǒng)的光模塊的標(biāo)準(zhǔn)立項(xiàng)申請。
隨著算力網(wǎng)絡(luò)概念的提出和推進(jìn),數(shù)據(jù)中心將進(jìn)入高速發(fā)展快車道,光互聯(lián)模塊的機(jī)遇與挑戰(zhàn)并存,國內(nèi)外企業(yè)積極開展各項(xiàng)新技術(shù)的研究和實(shí)踐。建立和完善涵蓋光互聯(lián)模塊產(chǎn)業(yè)上下游的產(chǎn)業(yè)生態(tài)至關(guān)重要,為數(shù)據(jù)中心互聯(lián)的健康發(fā)展提供有效支撐。