集成電路成品測(cè)試的常見(jiàn)問(wèn)題分析

倪宋斌，馬美銘

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無(wú)錫 214035）

1 引言

在集成電路的開(kāi)發(fā)與生產(chǎn)中，檢驗(yàn)測(cè)試環(huán)節(jié)是必不可少的，現(xiàn)階段確保量產(chǎn)芯片質(zhì)量和性能的主要方法就是測(cè)試。芯片在生產(chǎn)中的任意環(huán)節(jié)（例如流片、封裝等）都會(huì)產(chǎn)生一定比例的缺陷，為了確保每顆電路在交付給客戶前都能符合要求，集成電路測(cè)試行業(yè)應(yīng)運(yùn)而生，通過(guò)測(cè)試發(fā)現(xiàn)并剔除有缺陷的電路，從而保證電路的質(zhì)量和可靠性。一般通過(guò)測(cè)試電路的直流參數(shù)（電流、電壓等）以及各模塊的功能來(lái)判斷電路的整體性能是否符合標(biāo)準(zhǔn)。通過(guò)測(cè)試結(jié)果可以直觀地獲得電路的結(jié)構(gòu)、功能以及電氣特性的相關(guān)指標(biāo)反饋。集成電路的芯片特征尺寸不斷縮小，其集成度與復(fù)雜度也卻來(lái)越高，使得集成電路測(cè)試的重要性不斷上升。根據(jù)電路的生產(chǎn)過(guò)程，集成電路測(cè)試環(huán)節(jié)會(huì)覆蓋每一道工序[1]，例如晶圓測(cè)試、成品測(cè)試和可靠性測(cè)試等，并在每一步提高測(cè)試參數(shù)的全面性。成品測(cè)試是篩選質(zhì)量良好芯片的最后一步，它對(duì)芯片測(cè)試規(guī)范中提到的電性能進(jìn)行了最全面的檢測(cè)。本文分析了不同類型的測(cè)試板、測(cè)試插座對(duì)芯片測(cè)試參數(shù)的影響，提出了在功能測(cè)試中進(jìn)行時(shí)序調(diào)整的方法，降低了量產(chǎn)芯片的測(cè)試異常發(fā)生率，提高了芯片產(chǎn)能。

2 測(cè)試設(shè)備

2.1 自動(dòng)測(cè)試系統(tǒng)

成品測(cè)試需要使用測(cè)試系統(tǒng)、測(cè)試板卡以及測(cè)試插座。采用泰瑞達(dá)公司的數(shù)字集成電路測(cè)試系統(tǒng)J750EX 機(jī)臺(tái)進(jìn)行測(cè)試。該系統(tǒng)具有豐富的數(shù)字通道資源，其時(shí)鐘頻率最高可達(dá)到200 MHz，并且擁有良好的驅(qū)動(dòng)和接受能力。系統(tǒng)可根據(jù)需求分別擁有256 個(gè)、512 個(gè)或者1 024 個(gè)通道，每塊機(jī)臺(tái)電路板上集成了64 個(gè)通道。每個(gè)通道都可以獨(dú)立地控制其引腳的驅(qū)動(dòng)時(shí)序和電平，每個(gè)通道的向量存儲(chǔ)深度最高為16 MB，每個(gè)通道都配備了獨(dú)立的參數(shù)測(cè)量單元和高壓驅(qū)動(dòng)通道[2]，支持32 個(gè)工位并行測(cè)試。該測(cè)試系統(tǒng)采用微軟公司的Windows NT 平臺(tái)，并利用Excel 軟件和VisualBasic 語(yǔ)言開(kāi)發(fā)了與之配套的測(cè)試軟件包[3]。

2.2 測(cè)試板及DUT 板

測(cè)試板與DUT 板是測(cè)試硬件的主體部分。測(cè)試板是為了引出機(jī)臺(tái)內(nèi)部資源通道板的通道而設(shè)計(jì)的測(cè)試母板，其通用性高且不易損壞。子母板形式的DUT 測(cè)試板外觀如圖1（a）所示，針對(duì)不同的芯片，在測(cè)試母板基礎(chǔ)上設(shè)計(jì)單獨(dú)適配的DUT 子板，以確保測(cè)試結(jié)果的準(zhǔn)確性和可靠性。用于多芯片并行測(cè)試的測(cè)試板中通常存在射頻信號(hào)和模擬差分信號(hào)，這些信號(hào)在板級(jí)之間的互擾影響很大[4]。如果對(duì)測(cè)試頻率的要求較高，或者外圍器件較復(fù)雜，通常會(huì)在測(cè)試母板的基礎(chǔ)上直接設(shè)計(jì)并集成以形成一個(gè)專用的測(cè)試板，專用測(cè)試板外觀如圖1（b）所示。專用測(cè)試板對(duì)測(cè)試的穩(wěn)定性和準(zhǔn)確性有較大提高，具體表現(xiàn)為工作電流變小、電壓測(cè)試結(jié)果更接近真實(shí)值以及由于線長(zhǎng)變短帶來(lái)的傳輸延時(shí)降低。

圖1 不同類型的測(cè)試板外觀

3 成品測(cè)試流程

集成電路成品測(cè)試流程如圖2 所示，基本可以分為開(kāi)短路測(cè)試（接觸測(cè)試）、電路功能測(cè)試以及電參數(shù)測(cè)試。

圖2 集成電路成品測(cè)試流程

3.1 開(kāi)短路測(cè)試

在芯片設(shè)計(jì)階段，會(huì)在引腳處添加二極管。開(kāi)短路測(cè)試則是利用開(kāi)爾文測(cè)試原理，在電路的被測(cè)管腳處施加電流，之后測(cè)試該管腳的電壓，并根據(jù)測(cè)出的電壓值判斷電路的管腳是否存在短路或者開(kāi)路現(xiàn)象。開(kāi)短路測(cè)試方法如圖3 所示。

圖3 開(kāi)短路測(cè)試方法

使用測(cè)試機(jī)連接電路引腳，之后對(duì)電路引腳注入或者拉取100 μA 以上的電流，檢測(cè)其引腳的電壓值，以判斷引腳是否存在開(kāi)路或短路現(xiàn)象。一般情況下，若測(cè)得的電壓絕對(duì)值大于1.2 V，則認(rèn)為該引腳開(kāi)路；若測(cè)得的電壓絕對(duì)值小于0.3 V，則認(rèn)為該引腳短路。

3.2 測(cè)試插座的影響

測(cè)試插座是一種用于對(duì)電路的電性能及電氣連接進(jìn)行測(cè)試，以檢查生產(chǎn)制造缺陷及電路不良的必備試驗(yàn)裝置。在成品測(cè)試中普遍使用的測(cè)試插座為老化測(cè)試插座和彈簧針測(cè)試插座，如圖4 所示。

圖4 老化測(cè)試插座及彈簧針測(cè)試插座

在生產(chǎn)中大量使用的為彈簧針測(cè)試插座，其結(jié)構(gòu)如圖5 所示，主要由插座主體、彈簧信號(hào)針、浮動(dòng)導(dǎo)向框及旋鈕上蓋組成。

圖5 彈簧針測(cè)試插座結(jié)構(gòu)

彈簧針測(cè)試插座的耐電流能力比老化測(cè)試插座更強(qiáng)，其可以承受的電流為1～2 A[5]。彈簧針測(cè)試插座的彈針連接器在被壓縮時(shí)其接觸點(diǎn)不移動(dòng)，而彈片連接器在被壓縮時(shí)則會(huì)發(fā)生移動(dòng)，穩(wěn)定的接觸點(diǎn)可以確保連接的穩(wěn)定性，從而讓產(chǎn)品獲得穩(wěn)定的電氣性能[6]。相較于采用老化測(cè)試插座進(jìn)行測(cè)試，采用彈簧針測(cè)試插座進(jìn)行測(cè)試的最大區(qū)別是需要在低溫環(huán)境下進(jìn)行。老化測(cè)試插座由于受到其材質(zhì)的影響，在低溫環(huán)境下會(huì)產(chǎn)生水汽，影響插座和電路的接觸，過(guò)多的水汽會(huì)造成電路管腳短路，損傷電路性能。另外，老化測(cè)試插座缺少氣孔，在進(jìn)行熱流罩測(cè)試時(shí)，電路的實(shí)際溫度達(dá)不到測(cè)試要求的溫度。例如，測(cè)試要求達(dá)到125 ℃，使用無(wú)氣孔的老化測(cè)試插座進(jìn)行測(cè)試，電路的實(shí)測(cè)溫度僅為95～105 ℃，遠(yuǎn)未達(dá)到測(cè)試要求。

老化測(cè)試插座的底座材料中還應(yīng)添加耐磨損添加劑，以提高插座的耐摩擦及耐磨損性能。但是耐磨損添加劑通常為金屬化合物，在使用插座過(guò)程中，金屬化合物受到溫度、壓力及磨損的影響，容易形成凸起的顆粒物，造成電路外觀損傷。為避免此類損傷，彈簧針測(cè)試插座的底座與浮動(dòng)導(dǎo)向框腔體接觸的部分應(yīng)盡量選用耐磨損、雜質(zhì)少且不會(huì)因吸潮變形的材料[7]。

3.3 DUT 板及測(cè)試板的影響

DUT 板和測(cè)試板是集成電路測(cè)試中非常重要的兩個(gè)測(cè)試部件，其設(shè)計(jì)和制作質(zhì)量會(huì)直接影響到整個(gè)測(cè)試過(guò)程，尤其對(duì)開(kāi)短路測(cè)試有重要影響。DUT 板和測(cè)試板的設(shè)計(jì)或制作不規(guī)范，會(huì)導(dǎo)致線路不通暢或測(cè)試結(jié)果不準(zhǔn)確，從而出現(xiàn)誤判和漏判的情況。以2.2 節(jié)中提到的子母板形式的DUT 測(cè)試板為例，由于測(cè)試母板的使用時(shí)間過(guò)長(zhǎng)，導(dǎo)致測(cè)試母板與測(cè)試機(jī)之間出現(xiàn)連接不通的現(xiàn)象，這會(huì)引起開(kāi)短路測(cè)試的誤判。如果子板出現(xiàn)線路不通或設(shè)計(jì)不規(guī)范的情況，也會(huì)影響開(kāi)短路測(cè)試結(jié)果，進(jìn)而降低測(cè)試效率。在母板上設(shè)計(jì)并集成以形成一個(gè)專用的測(cè)試板，會(huì)大大減少接觸測(cè)試發(fā)生異常的情況，對(duì)異常問(wèn)題的定位和解決效率也有顯著的提升。綜上所述，在測(cè)試過(guò)程中需要注意DUT 板和測(cè)試板是否可以正常工作，以確保測(cè)試結(jié)果的準(zhǔn)確性。

4 功能測(cè)試中的時(shí)序偏移

芯片測(cè)試的主要目的是驗(yàn)證功能。功能測(cè)試是數(shù)字集成電路測(cè)試的核心，通過(guò)模擬芯片的實(shí)際工作狀態(tài)，輸入一系列有序或隨機(jī)組合的測(cè)試圖形，以電路規(guī)定的時(shí)序驅(qū)動(dòng)被測(cè)器件，檢測(cè)輸出信號(hào)是否與預(yù)期圖形數(shù)據(jù)相符，以此判別電路功能是否正常[8]。在數(shù)字集成電路測(cè)試系統(tǒng)的配套測(cè)試軟件中，常見(jiàn)的測(cè)試方法是利用測(cè)試向量來(lái)判斷芯片功能是否滿足最初的設(shè)計(jì)要求。測(cè)試向量一般是由I/O 引腳的邏輯值（通常為0 或1）組成，為芯片的I/O 引腳提供輸入信息。從輸出引腳采樣點(diǎn)得到輸出邏輯值，再用得到的輸出邏輯值與測(cè)試向量的原始邏輯值進(jìn)行比較。若在采樣點(diǎn)得到的輸出邏輯值與預(yù)期的輸出邏輯值一致，則判定電路正常；若結(jié)果與預(yù)期的輸出邏輯值不一致，則判定電路存在功能失效。使用軟件中的時(shí)間參數(shù)設(shè)置功能來(lái)定義輸出引腳的采樣過(guò)程，為了避免在信號(hào)狀態(tài)翻轉(zhuǎn)處出現(xiàn)誤采，通常將采樣點(diǎn)設(shè)置在一個(gè)周期的95%處，以確保信號(hào)有足夠的穩(wěn)定時(shí)間，從而避免誤判。在理想狀態(tài)與非理想狀態(tài)下輸出引腳采樣點(diǎn)的情況如圖6 所示。從圖6 可以看出，理想狀態(tài)下輸出引腳的邏輯值為H，非理想狀態(tài)下輸出引腳的邏輯值為L(zhǎng)，T 為一個(gè)采樣周期。在實(shí)際測(cè)試過(guò)程中，由于芯片個(gè)體差異，部分輸出引腳對(duì)輸入引腳的變化響應(yīng)過(guò)快，這種情況可能導(dǎo)致在原先設(shè)置的采樣點(diǎn)采集到的輸出邏輯值為下一個(gè)周期的輸出邏輯值。為了避免這種情況，可以將采樣點(diǎn)設(shè)置在一個(gè)周期的90%處，以確?？梢栽诓蓸狱c(diǎn)采集到準(zhǔn)確的當(dāng)前周期的輸出邏輯值。

圖6 在理想狀態(tài)與非理想狀態(tài)下輸出引腳采樣點(diǎn)的情況

5 結(jié)論

本文分析了測(cè)試插座、測(cè)試板以及溫度差異等因素對(duì)集成電路成品開(kāi)短路測(cè)試準(zhǔn)確性的影響，并提出了避免在測(cè)試中出現(xiàn)假性失效現(xiàn)象的優(yōu)化方案。同時(shí)討論了測(cè)試程序設(shè)置不合理和溫度差異對(duì)功能測(cè)試的影響以及相應(yīng)的解決方法。通過(guò)規(guī)避集成電路成品測(cè)試中的問(wèn)題，可以直接提高測(cè)試效率，從而提高經(jīng)濟(jì)效益。本文的研究結(jié)果還可以為之后量產(chǎn)電路測(cè)試方案的制定提供有益的指導(dǎo)。