基于FPGA的模擬電機(jī)電壓信號在環(huán)測試系統(tǒng)設(shè)計

李建文,謝 鵬,劉 娜,陳金鶴,李志偉

(1.天津市復(fù)雜系統(tǒng)控制理論及應(yīng)用重點(diǎn)實(shí)驗(yàn)室,天津理工大學(xué),天津 300384;2.國家汽車電氣零部件產(chǎn)品質(zhì)量監(jiān)督檢驗(yàn)中心,浙江瑞安 325204)

0 引言

永磁同步電機(jī)廣泛應(yīng)用于汽車、家電、醫(yī)療器械等領(lǐng)域[1]。其控制方法主要包括矢量控制、直接轉(zhuǎn)矩控制和場定向控制。矢量控制通過測量電機(jī)的速度、位置以及電樞線圈的電流,計算得出下一步需要施加的磁場方向進(jìn)而轉(zhuǎn)換為三相電壓值[2]。所以電機(jī)相電流的采樣對于矢量控制來說是不可或缺的,只有保證相電流的采樣正確,才能精準(zhǔn)實(shí)現(xiàn)對電機(jī)的轉(zhuǎn)速和轉(zhuǎn)矩控制。本文設(shè)計了模擬電機(jī)電壓信號在環(huán)測試系統(tǒng),系統(tǒng)通過上位機(jī)發(fā)送電壓指令輸出相對應(yīng)的電壓信號,以供AN9238進(jìn)行采樣,FPGA將采集的數(shù)據(jù)經(jīng)過解碼、重組等處理通過UART發(fā)送至上位機(jī)直接顯示。

較為成熟的數(shù)模轉(zhuǎn)換方案一般是DAC+單片機(jī)或者DAC+DSP的解決方案,但是在一些高度實(shí)時性和高精度的場景中,單片機(jī)的性能無法滿足要求,DSP也因?yàn)槠涑绦驗(yàn)轫樞驁?zhí)行,當(dāng)多路數(shù)據(jù)輸入時可能會造成數(shù)據(jù)擁堵無法完成實(shí)時處理[3]。FPGA(現(xiàn)場可編程門陣列)內(nèi)部有著豐富的邏輯資源,輸入到輸出的時間延遲也更小,擁有強(qiáng)大的性能、低延時性、高并行性、高精度等優(yōu)點(diǎn)[4],在此系統(tǒng)中作為主控制器,與多個模塊進(jìn)行數(shù)據(jù)交換和并行處理,能夠?yàn)椴煌膽?yīng)用場景定制化解決方案。

1 系統(tǒng)方案設(shè)計與器件選型

1.1 系統(tǒng)總體方案設(shè)計

為了驗(yàn)證在環(huán)測試系統(tǒng)能否模擬電機(jī)正確輸出電壓范圍內(nèi)自定義任意電壓,在系統(tǒng)整體方案上分為2部分,一部分是模擬電機(jī)兩相電壓輸出,另一部分為AN9238數(shù)據(jù)采集。首先上位機(jī)通過UART傳輸將電壓指令發(fā)送至寄存器存儲,然后FPGA將接收的電壓指令通過SPI傳輸至DAC部分生成2個通道的電壓,其次由PLL產(chǎn)生數(shù)據(jù)采樣所需要的時鐘,并將通道電壓讀取、解碼后存入FIFO,最后通過UART將電壓信息傳輸至上位機(jī)顯示,形成一個閉環(huán)電壓信號在環(huán)測試系統(tǒng)。系統(tǒng)的總體設(shè)計框圖如圖1所示。

圖1 系統(tǒng)總體設(shè)計框圖

1.2 器件選型

1.2.1 數(shù)模轉(zhuǎn)換器

在模擬電壓輸出部分中,數(shù)模轉(zhuǎn)換器是核心器件,考慮到實(shí)際輸出需求和使用簡便性,選擇使用DA5689,DA5689是低功耗、雙通道、16位緩沖電壓輸出的數(shù)模轉(zhuǎn)換器,其內(nèi)部集成了SPI接口,并可使用增益引腳擴(kuò)大輸出范圍。在時鐘信號的作用下,將離散的數(shù)字信號送到數(shù)字鎖存器電路,完成數(shù)據(jù)同步,再經(jīng)過數(shù)模轉(zhuǎn)換電路,將數(shù)字信號轉(zhuǎn)換為模擬信號,經(jīng)過模擬緩沖電路輸出連續(xù)的模擬信號[5]。由于其出色的直流性能和高相對精度,該數(shù)模轉(zhuǎn)換器可用于光收發(fā)器、基站功率放大器、工業(yè)自動化等領(lǐng)域。圖2為DA5689硬件電路設(shè)計,其中J4、J5增益選擇可以改變電壓輸出范圍。

圖2 DA5689硬件電路設(shè)計圖

1.2.2 模數(shù)轉(zhuǎn)換器

數(shù)據(jù)采集部分使用AD9238作為采樣芯片,采樣速率最大為65 MHz,精度為12位,它是雙通道模數(shù)轉(zhuǎn)換器,且具有輸出糾錯邏輯的多級差分流水線架構(gòu),與驅(qū)動運(yùn)算放大器配合可以給醫(yī)療成像、多通道通信等高端應(yīng)用提供完整的解決方案[6]。AN9238模塊包含單端輸入、運(yùn)放電路、單端轉(zhuǎn)差分等,它的2路通道都是獨(dú)立的時鐘和數(shù)據(jù),單端輸入通過SMA接口傳入AD8065和分壓電阻,將電壓范圍縮小至-1～+1 V,然后由AD8138將單端信號轉(zhuǎn)為差分信號,最后AD9238輸出12位AD數(shù)據(jù),具體的原理流程如圖3所示。

圖3 AN9238原理設(shè)計框圖

1.2.3 FPGA選型

在FPGA選型時主要在3方面綜合考量:片上資源、封裝和速度等級。片上資源方面要留有一定的余量以供后期修改增加,封裝方面需要考慮可用的I/O口數(shù)量和封裝尺寸,速度等級方面要根據(jù)實(shí)際設(shè)計所能綜合出來的最高運(yùn)行頻率和需求的運(yùn)行頻率做比較。綜合這3個方面的考慮,FPGA芯片選用Spartan-7系列的主流FPGA xc7s50fgga484,系統(tǒng)時鐘為50 MHz,擁有52 160個邏輯單元,邏輯資源使用情況如表1所示,該FPGA能夠?qū)崿F(xiàn)此系統(tǒng)的全部功能。

表1 系統(tǒng)邏輯資源使用情況

2 系統(tǒng)邏輯設(shè)計

模擬電壓輸出部分的邏輯設(shè)計主要分為UART傳輸和SPI的配置,DA5689需要配置寄存器才能正常工作,FPGA使用SPI協(xié)議傳輸24位數(shù)據(jù)來配置DA5689。數(shù)據(jù)采集部分的邏輯設(shè)計也可分為數(shù)據(jù)采集和轉(zhuǎn)換2部分,由FPGA提供2路采樣時鐘,AN9238在時鐘的上升沿對數(shù)據(jù)進(jìn)行采樣,將二進(jìn)制電壓信號轉(zhuǎn)換成直觀的電壓數(shù)據(jù),通過UART傳輸至上位機(jī)顯示。

2.1 模擬電壓輸出部分的邏輯設(shè)計

2.1.1 SPI配置邏輯設(shè)計

FPGA使用SPI協(xié)議配置DA5689寄存器。在配置邏輯中,將SCLK、SYNC、SDO和SDIN與FPGA相連,采用SPI的Mode 0模式。該模式下,SCLK端口在空閑狀態(tài)為低電平,數(shù)據(jù)在下降沿階段進(jìn)行更新,在上升沿進(jìn)行數(shù)據(jù)采樣。當(dāng)SPI使能信號拉低時,SCLK不斷翻轉(zhuǎn),進(jìn)入數(shù)據(jù)傳輸,SPI配置時序如圖4所示。

圖4 SPI配置時序圖

2.1.2 UART傳輸邏輯設(shè)計

在本系統(tǒng)中,為了使電壓信號更加直觀地顯示,并考慮到操作的便捷性,加入UART模塊與上位機(jī)進(jìn)行通訊,上位機(jī)通過UART將3字節(jié)電壓指令發(fā)送至FPGA,隨后將電壓指令整合后發(fā)送DAC模塊進(jìn)行轉(zhuǎn)換輸出。由于UART的傳輸速率的一般為20 kbit/s,而SPI的傳輸速率為10 Mbit/s～20 Mbit/s,所以在此系統(tǒng)中二者之間的傳輸速率并不匹配。為了解決這個問題,本文在軟件設(shè)計方面增加了一個等待狀態(tài),使用狀態(tài)機(jī)來控制轉(zhuǎn)換時序[7],只有當(dāng)電壓指令全部發(fā)送完成后才能開始傳輸,否則一直處于空閑狀態(tài)。UART傳輸工作流程如圖5所示。

圖5 UART傳輸邏輯流程圖

2.2 數(shù)據(jù)采集邏輯設(shè)計

AN9238雙通道AD的數(shù)字輸出為+3.3 V的CMOS輸出模式,該模塊主要負(fù)責(zé)數(shù)據(jù)采集和轉(zhuǎn)換,因此可分為2個小模塊,其模塊功能如圖6所示,ad模塊接收2個通道的模擬信號,由FPGA提供2路時鐘信號,將電壓接收并存放至寄存器內(nèi),Volt_cal模塊將二進(jìn)制數(shù)值轉(zhuǎn)變成更為直觀的電壓數(shù)據(jù),其中8位的ch_sig寄存器輸出電壓的正負(fù)號,20位的ch_dec寄存器輸出電壓的數(shù)值。

圖6 AN9238模塊功能示意圖

3 系統(tǒng)測試

為了驗(yàn)證模擬電機(jī)兩相電壓輸出和數(shù)據(jù)采集模塊的正確性,對在環(huán)測試系統(tǒng)進(jìn)行實(shí)驗(yàn)測試。系統(tǒng)測試分為2個步驟,首先測試上位機(jī)發(fā)送電壓指令能否正確輸出相對應(yīng)的電壓信號,然后與AN9238相連接,進(jìn)行整體測試,觀察回讀的電壓數(shù)值是否與萬用表所量數(shù)值相對應(yīng)。數(shù)據(jù)傳輸?shù)男盘柌ㄐ问褂肰ivado自帶的IP核ILA(集成邏輯分析儀)來抓取,數(shù)據(jù)采集的信號波形使用示波器來抓取更為直觀和有效。系統(tǒng)整體的RTL view視圖如圖7所示,clk_wiz_0模塊生成各模塊所需要的時鐘,uart_test模塊通過TX將電壓指令發(fā)送給DAC模塊傳輸生成模擬電壓信號,ad9238模塊不斷采樣2個通道的電壓值,并將通道電壓信息發(fā)送返回至uart_test模塊,由FPGA處理轉(zhuǎn)換后傳輸至上位機(jī)顯示。由此,形成一個閉環(huán)的電壓信號在環(huán)測試系統(tǒng)。

圖7 系統(tǒng)RTL視圖

3.1 模擬電機(jī)兩相電壓輸出模塊測試

ILA功能允許用戶在FPGA設(shè)備上執(zhí)行系統(tǒng)內(nèi)調(diào)試后實(shí)現(xiàn)的設(shè)計,還可以使用此功能在硬件事件和系統(tǒng)速度捕獲數(shù)據(jù)時觸發(fā)。在此模塊功能測試中,首先上位機(jī)一次發(fā)送多字節(jié)數(shù)據(jù),通過改進(jìn)后的UART邏輯傳輸至FPGA,ILA對傳輸?shù)臄?shù)據(jù)進(jìn)行抓取,抓取結(jié)果如圖8所示。通過讀取端口O_spi_mosi_OBUF的數(shù)值,與預(yù)先發(fā)送的數(shù)值對比后,發(fā)現(xiàn)二者數(shù)值完全一致,證明UART發(fā)送模塊功能正確。

圖8 ILA抓取結(jié)果

由硬件設(shè)計原理分析,將DA5689配置為手動模式后,只需進(jìn)行SPI配置即可。為了防止電壓過大損壞其他模塊,在此實(shí)驗(yàn)中需要將DA5689的電壓輸出范圍通過增益降低至0～2.5 V。在該模塊中輸入時鐘信號和SPI總線的SCLK、CS、MISO和MOSI信號,在一個通訊周期中,CS提前拉低,由計數(shù)器生成的SCLK不斷翻轉(zhuǎn),開始發(fā)送數(shù)據(jù),一個周期結(jié)束CS置回高電位。示波器抓取SPI傳輸結(jié)果如圖9所示,將數(shù)據(jù)端和SCLK時鐘端波形讀取出來,經(jīng)過驗(yàn)證分析可知該模塊傳輸正確,能夠輸出正確的模擬電壓數(shù)值。

圖9 示波器抓取波形示意圖

3.2 數(shù)據(jù)采集驗(yàn)證測試

為了驗(yàn)證AN9238能否連續(xù)不間斷地進(jìn)行數(shù)據(jù)采樣,使用信號發(fā)生器對AN9238輸出信號,并使用專用的信號采集線對數(shù)據(jù)信號采樣。經(jīng)過調(diào)整信號發(fā)生器的頻率和幅度,對該模塊進(jìn)行了采樣測試和波形抓取。系統(tǒng)采樣頻率為65 MHz,采樣端數(shù)據(jù)為2字節(jié),通過以太網(wǎng)將采集數(shù)據(jù)發(fā)送到上位機(jī),具體的采樣波形如圖10所示。

圖10 數(shù)據(jù)采樣波形

驗(yàn)證AN9238采集的正確性需結(jié)合上位機(jī),通過讀取分析上位機(jī)軟件的數(shù)據(jù),與萬用表測量所得的數(shù)據(jù)相對比。在采集過程中,AN9238不斷采樣2個通道數(shù)據(jù),但是由于模擬信號容易受到外界訊號干擾,回讀的數(shù)據(jù)會有一定的偏差。本系統(tǒng)能夠隨意輸出電壓范圍內(nèi)的任意電壓,只需更改上位機(jī)發(fā)送的電壓指令,上位機(jī)收發(fā)情況如圖11所示,上位機(jī)通過發(fā)送電壓指令317FFF,則通道1的電壓直接從0 V變?yōu)?.5 V。

圖11 上位機(jī)接收數(shù)據(jù)截圖

3.3 誤差分析

在誤差分析實(shí)驗(yàn)中,系統(tǒng)連續(xù)發(fā)送20組電壓指令,通過記錄上位機(jī)串口所接收的數(shù)據(jù)和預(yù)期的電壓數(shù)值進(jìn)行對比,誤差結(jié)果如圖12所示,真實(shí)的電壓數(shù)據(jù)與預(yù)期的數(shù)據(jù)會有一定的誤差,但是誤差結(jié)果較小,在此系統(tǒng)中基本可以忽略。

4 結(jié)論

針對模擬電機(jī)輸出兩相電壓信號及AN9238采集驗(yàn)證電壓數(shù)據(jù)的需求,以FPGA為處理器,設(shè)計了模擬電機(jī)電壓信號在環(huán)測試系統(tǒng),利用FPGA并行處理和邏輯資源多的優(yōu)勢,對系統(tǒng)分別進(jìn)行了測試,將數(shù)據(jù)結(jié)果與預(yù)期相對比,能夠穩(wěn)定在誤差范圍內(nèi),測試結(jié)果良好。系統(tǒng)能夠直接在上位機(jī)發(fā)送電壓指令和回讀電壓數(shù)據(jù),測試簡便,并且可移植性強(qiáng),能夠?qū)Σ煌腁DC進(jìn)行數(shù)據(jù)采集測試,模擬電壓輸出穩(wěn)定,達(dá)到設(shè)計需求。

圖12 誤差結(jié)果分析圖