剛撓印制板電氣性能仿真技術(shù)研究

孟凡琢 陳 峰 張海礁 王立峰

（北京新風航天裝備有限公司，北京 100854）

剛撓印制板是一種兼具剛性PCB的耐久力和柔性PCB的適應(yīng)力的新型印刷電路板[1]，具有配線密度高、超薄、超輕、可折疊以及組裝靈活度高等優(yōu)點，可以在立體空間任意移動和伸縮，可實現(xiàn)元器件裝配和導線連接的一體化。在所有類型的PCB中，剛撓印制板對惡劣應(yīng)用環(huán)境的抵抗力最強，受到工業(yè)控制、醫(yī)療和軍事設(shè)備生產(chǎn)商的青睞。隨著新質(zhì)飛行器對續(xù)航能力、機動能力要求的提高，飛行器逐漸向輕小型、集成化發(fā)展，其內(nèi)部空間逐漸變小，因此對內(nèi)部各系統(tǒng)體積、質(zhì)量提出了更高要求。由于傳統(tǒng)電氣互聯(lián)系統(tǒng)存在大量導線，導致系統(tǒng)體積和質(zhì)量較大，已無法滿足新質(zhì)飛行器的發(fā)展需求，因此剛撓印制板互聯(lián)技術(shù)逐漸得到應(yīng)用。

由于剛撓印制板采用整體“壓合”方式生產(chǎn)，其可維修性低于傳統(tǒng)導線電纜，因此對設(shè)計的準確性提出了更高要求。剛撓印制板設(shè)計過程包括“機、電、熱”等多種指標，但現(xiàn)階段主要通過實物匹配方式對結(jié)構(gòu)尺寸、電氣性能和工作溫升等指標的設(shè)計準確性進行驗證，不僅降低了剛撓印制板研制速度，還增加了研制成本。該文針對剛撓印制板設(shè)計過程中電氣性能指標達到性設(shè)計進行仿真技術(shù)研究，為剛撓印制板設(shè)計提供技術(shù)支持。

1 剛撓印制板電氣仿真內(nèi)容

以某飛行器內(nèi)剛撓印制板設(shè)計為例，其外型尺寸為1400mm，電氣性能指標見表1。

表1 某飛行器內(nèi)剛撓印制板電氣性能指標

在剛撓印制板設(shè)計過程中，主要設(shè)計難點如下：1）導通阻抗精準設(shè)計。部分供電信號要求導通電阻≤0.2Ω，根據(jù)導通阻抗計算公式，導通阻抗與走線長度成反比，與剛撓印制電纜溫升成正比。因此，進行剛撓印制電纜導通阻抗設(shè)計時，不僅需要考慮1.4m走線長度下的布線寬度設(shè)置，還需要考慮溫升對剛撓印制電纜導通阻抗的影響。2）特性阻抗設(shè)計。因為剛撓印制板部分通信信號需要進行特性阻抗設(shè)計，所以需要計算通信信號布線寬度、線間距，還需結(jié)合剛撓印制電纜成品厚度要求對通信信號參考平面進行設(shè)計，以同時滿足結(jié)構(gòu)和電氣需求。3）載流量精準計算。剛撓印制電纜中存在20A供電線路，需要對回路載流能力進行設(shè)計和計算，以滿足供電要求。

剛撓印制板設(shè)計仿真技術(shù)優(yōu)勢如下：1）提高一次設(shè)計準確性。通過仿真手段，提高結(jié)構(gòu)、電氣性能一次設(shè)計準確性，尤其是對低導通阻抗線路的設(shè)計。2）縮短研制周期?？赏耆娲捌趧倱嫌≈齐娎|結(jié)構(gòu)、電氣樣件匹配，縮短研制周期約15～20天。3）節(jié)約研制成本?？墒÷郧捌诓糠謽蛹a(chǎn)制作費用，單件產(chǎn)品視復雜程度，可節(jié)約成本約2000～7000元。

剛撓印制板設(shè)計仿真流程如圖1所示，為保證產(chǎn)品設(shè)計準確性和仿真結(jié)果準確性，該文項目在原有結(jié)構(gòu)、電氣獨立設(shè)計和仿真基礎(chǔ)上，提出結(jié)構(gòu)、電氣一體化設(shè)計仿真思路，即在結(jié)構(gòu)設(shè)計過程中充分考慮電氣連接關(guān)系對鋪設(shè)結(jié)構(gòu)、尺寸等的需求，在電氣設(shè)計過程中考慮有限空間下剛撓印制板厚度對結(jié)構(gòu)匹配的影響。

圖1 剛撓印制板設(shè)計仿真流程

結(jié)構(gòu)仿真方案分為布線前仿真和布線后仿真，仿真平臺均為Creo 2.0。首先，布線前仿真主要對剛撓印制板如下參數(shù)進行驗證：1）結(jié)構(gòu)匹配性。剛撓印制板結(jié)構(gòu)尺寸與設(shè)備內(nèi)部空間的匹配性。2）彎折點識別。識別剛撓印制板實際裝配過程中的結(jié)構(gòu)彎折點，用于指導后續(xù)結(jié)構(gòu)補強設(shè)計。3）電子元器件安裝方向和位置識別。受安裝方式影響，個別電子元器件需要識別其主體結(jié)構(gòu)鋪設(shè)到位情況下的安裝方向，避免剛撓印制板出現(xiàn)翻折情況。其次，布線后主要對剛撓印制板如下參數(shù)進行仿真驗證：1）剛撓印制板厚度仿真。根據(jù)板層信息和板材參數(shù)信息，完善剛撓印制板三維模型，增加厚度信息，用于仿真狹小空間下剛撓印制板裝配。2）電氣性能仿真。根據(jù)印制板布線情況，對其導通阻抗、特性阻抗、載流量以及絕緣性能進行仿真，提前識別設(shè)計錯誤，提高產(chǎn)品設(shè)計指標達到性。

該文以ADS、Sigrity仿真軟件為工具，以某剛撓印制板為對象，主要介紹剛撓印制板設(shè)計仿真過程中RS485信號時域特性阻抗（TDR）、電源回路導通阻抗和載流量仿真方法。尤其針對無法直觀得到仿真結(jié)果的導通阻抗、載流量，基于軟件現(xiàn)有功能，提出計算方法，從而判讀仿真結(jié)果。

1.1 TDR仿真

印制導線在低頻電路中呈現(xiàn)電阻特性，其在聲頻以上的高頻、高速電路中作為信號傳輸線時，則呈現(xiàn)有特性阻抗，并且隨著頻率或速度的提高，其中的感抗成分越來越大，甚至會超過導線的電阻。這時應(yīng)考慮特性阻抗與電路是否匹配，并控制阻抗在需要的范圍內(nèi)。如果信號沿印制導線傳播時所受的瞬態(tài)阻抗發(fā)生變化，就會引起信號失真，造成信號不完整或傳輸時間延遲[2]。

微帶線、帶狀線的特性阻抗由印制導線的寬度和厚度、介質(zhì)層的厚度和介電常數(shù)決定，該文項目采用的基材相關(guān)參數(shù)如下：板材VT-901PPLE的介電常數(shù)為3.7@5GHz，損耗因子為0.02@5GHz；板材為R-F775的介電常數(shù)為3.7@5GHz，損耗因子為0.02@5GHz。

通過在ADS軟件中輸入相關(guān)參數(shù)，對RS485總線數(shù)據(jù)傳輸、同步時鐘特性阻抗進行仿真，仿真結(jié)果如圖2、圖3所示。

圖2 總線數(shù)據(jù)傳輸TDR仿真結(jié)果

圖3 總線同步時鐘TDR仿真結(jié)果

由圖2、圖3TDR仿真結(jié)果可以看出，該文項目總線信號在5ns時間內(nèi)，特性阻抗基本保持在115Ω，可以滿足預設(shè)技術(shù)指標要求。對實際產(chǎn)品進行TDR阻抗測試，總線數(shù)據(jù)傳輸TDR測試結(jié)果為114Ω，總線同步時鐘TDR測試結(jié)果為115Ω，表明該文仿真方法準確、可行。

1.2 導通阻抗仿真

印制導線的導通阻抗符合歐姆定律，由導體長度、寬度和厚度、導體的電阻率以及允許的導線溫升限定值來確定[3]。剛撓印制板導通阻抗可根據(jù)公式（1）、公式（2）進行計算，而在剛撓印制板實際布線過程中，由于空間限制，同一回路印制導線寬度可能不同，并且由于引入過孔，因此導通阻抗理論值計算準確性不高。

式中：R為導線電阻，Ω；RU為方塊電阻，Ω；L為導線長度，mm；W為導線寬度，mm；ρ為銅在25℃時的電阻率，ρ=1.8×10-5Ω，mm；t為導線厚度，mm（本批印制導線厚度35×10-3mm）。

導通阻抗及其變化率是反映剛撓印制板可靠性和加工質(zhì)量的重要特性，導通阻抗組成如下：1）同一網(wǎng)絡(luò)中串聯(lián)的金屬化孔（過孔）電阻。2）導體電阻。3）金屬化孔壁與內(nèi)層導線連接的界面電阻。4）導線鍍層電阻。

正常情況下，金屬化孔壁與內(nèi)層導線連接的界面電阻很小，互聯(lián)電阻主要由其他3項決定，但是對導通阻抗值要求較小的網(wǎng)絡(luò)來說，進行導通阻抗計算時需要考慮上述4項因素。

該文根據(jù)Sigrity軟件功能，提出由回路線壓降情況仿真回路導通阻抗。在回路首端施加模擬電源，檢測末端電壓降低情況，并通過公式（3）對導通阻抗進行計算。

式中：ΔU為回路首、末兩端壓降，V；I為回路模擬電流，A。

對于電源回路，由于傳輸功率較大，剛撓印制板存在工作過程中溫升的情況，而銅導體電阻率與溫度成正比，因此進行電源回路導通阻抗設(shè)計時，需要同步考慮工作溫升對導通阻抗的影響。該文項目在Sigrity軟件功能基礎(chǔ)上，對剛撓印制板電源回路工作溫升進行仿真，以預測工作溫升，用于指導電源回路導通阻抗設(shè)計。電源回路工作溫升仿真結(jié)果如圖4所示。常溫下，電源回路線壓降仿真結(jié)果如圖5所示，溫升后電源回路線壓降仿真結(jié)果如圖6所示。

圖4 電源回路工作溫升仿真結(jié)果（mm）

圖5 常溫下電源回路線壓降仿真結(jié)果（mm）

圖6 溫升后電源回路線壓降仿真結(jié)果（mm）

圖4左側(cè)圖像為模擬剛撓印制電纜工作溫升，不同深淺對應(yīng)的工作溫升標注在圖右側(cè)。由圖4可知，該文項目剛撓印制板整體溫升約為70℃，窄區(qū)局部溫升約為170℃。圖5、圖6左側(cè)不同深淺為工作線壓降，右側(cè)標注了對應(yīng)線壓降。理想狀態(tài)下剛撓印制板供電線路線壓降最大值為 23mV（如圖5所示）。由公式（3）可以計算出4A電流下回路導通阻抗約為6mΩ。根據(jù)銅導體不同溫度下的電阻率，可對剛撓印制板不同區(qū)域溫升后線壓降進行仿真。由圖6可知，引入溫升后，剛撓印制板最大線壓降約為50mV，導通阻抗約為12.5mΩ，可以滿足“導通阻抗≤0.2Ω”的要求。

1.3 載流能力仿真

多層剛撓印制板中厚度和寬度相同的印制導線的內(nèi)層導線和表層導線的負載電流能力基本相同，但是在實際應(yīng)用條件下，內(nèi)層的散熱不如表層導線的散熱，并且內(nèi)層的熱量要通過印制板的絕緣材料和其他導線來散發(fā)，不但散熱效果差，還會引起整個印制板的溫度升高，局部熱膨脹會使印制板承受相當大的機械應(yīng)力[4]，降低多層印制板的層間結(jié)合力，嚴重時還會影響元器件的正常工作，因此應(yīng)根據(jù)理論電流負載能力降額一半進行設(shè)計。

在剛撓印制板中，導體載流能力由導體在某一位置電流密度間接反映，載流能力與電流密度的對應(yīng)關(guān)系如公式（4）所示。

式中：I為導體某一位置電流，35μm銅厚下允許最大電流密度為55.34A/mm2；S為導體截面積，mm2。

該文項目中，使用Sigrity軟件對剛撓印制板電源回路電流密度進行仿真，仿真結(jié)果如圖7所示。

圖7 剛撓印制板電流密度仿真結(jié)果

圖7中的不同深淺表示剛撓印制板不同區(qū)域的電流密度，其中圖的右側(cè)為各深淺對應(yīng)的電流密度值。由圖7仿真結(jié)果可知，該文項目的剛撓印制板載流密度集中在窄區(qū)位置，最大電流密度約為65A/mm2。根據(jù)公式（4）計算可得，窄區(qū)實際通過電流約為57A，后期需要對窄區(qū)布線進行優(yōu)化，以滿足傳輸電流20A的要求。

2 仿真結(jié)果分析

由圖2、圖3仿真結(jié)果可知，RS485總線數(shù)據(jù)傳輸、同步時鐘特性阻抗為115Ω，可滿足技術(shù)指標中100Ω～120Ω的要求。在產(chǎn)品實際測試中，特性阻抗為114Ω，表明該文中的仿真結(jié)果準確。

常溫下剛撓印制板各電源信號導通阻抗見表2。各電源信號回路工作溫升見表3，溫升后各電源信號導通阻抗見表4。

表2 常溫下剛撓印制板各電源回路導通阻抗

表3 剛撓印制板各電源回路工作溫升

表4 溫升后剛撓印制板各電源回路導通阻抗

通過比較產(chǎn)品導通阻抗實測值，以線壓降方式對電源回路導通阻抗的仿真方案具備可行性，并且仿真結(jié)果準確性、仿真誤差均滿足設(shè)計需求。

該文在剛撓印制板載流能力仿真過程中發(fā)現(xiàn)28V/20A信號在窄區(qū)載流能力略顯不足（如圖6所示），窄區(qū)電流約為57A，遠大于20A載流要求，因此需要對剛撓印制板窄區(qū)載流能力進行優(yōu)化設(shè)計。通過比較優(yōu)化后剛撓印制板產(chǎn)品加電測試結(jié)果，剛撓印制板寬區(qū)載流能力仿真結(jié)果與實際載流能力相同，仿真結(jié)果準確。

3 結(jié)論

該文以ADS、Sigrity工程軟件為基礎(chǔ)，針對剛撓印制電纜電氣布線設(shè)計過程中導通阻抗、特性阻抗和載流能力的關(guān)鍵指標，進行剛撓印制板電氣設(shè)計仿真技術(shù)研究與驗證。為保證仿真結(jié)果準確性，在導通阻抗仿真中采取首、末端線壓降方式，有效避免了不同導體寬度下導通阻抗計算不準確的情況。同時說明了工作溫升對導通阻抗的影響，為導通阻抗冗余設(shè)計提供了技術(shù)借鑒。該文提出的仿真方案均經(jīng)產(chǎn)品實際測量對比，仿真結(jié)果準確，仿真思路可為剛撓印制板電氣設(shè)計提供技術(shù)支持。