基于嵌入式結構半導體芯片信息測試系統(tǒng)平臺設計

常宜龍

(1.菲律賓黎剎大學，馬尼拉 0900；2.北京中凱達自動化工程有限公司，北京 100176)

0 引言

嵌入式系統(tǒng)由軟件、硬件兩部分共同組成，是具有獨立運行能力的器件結構，其中軟件部分所包含的內容相對簡單，只涉及運行程序與主機操作代碼，硬件部分則包括通信模塊、信號存儲器、信號處理器等多種不同的應用設備結構。相較于常規(guī)計算機處理系統(tǒng)而言，嵌入式系統(tǒng)不具備大規(guī)模存儲數(shù)據(jù)樣本的能力，由于沒有與之相匹配的存儲介質，嵌入式系統(tǒng)的運行必須借助EEPROM、E-PROM等部件結構，對待存儲信息參量進行轉換與處理[1]。從專業(yè)性角度來看，嵌入式系統(tǒng)更適用于實時性、可靠性要求較高的應用場合，可以在錄入數(shù)據(jù)樣本參量的同時，按照計算主機模式版本的需求，對相關信息進行重排處理，故而該類型系統(tǒng)可以同時保障主機運行體系的可擴展性與通用性。此外，嵌入式系統(tǒng)軟、硬件單元結構之間的連接也相對較為緊密，在錄入數(shù)據(jù)參量的過程中，只要硬件處理設備保持連接狀態(tài)，終端體系就可以執(zhí)行傳輸指令，此時軟件應用程序與數(shù)據(jù)傳輸行為保持高度對應關系，底層客戶端對象可以借助輸出設備獲得良好的網(wǎng)絡體驗，這也是嵌入式系統(tǒng)應用較為廣泛的主要原因[2]。

半導體芯片作為集成電路的載體，其結構體系相對較為復雜，每一個微型單元中都包含成千上萬個晶體管結構，且在不同外力測試作用下，這些晶體管結構有可能表現(xiàn)出完全不同的運行狀態(tài)。在實際應用過程中，隨著數(shù)據(jù)樣本導入量的增大，半導體芯片所負載信息的平均壓縮比水平也會不斷增大，當期數(shù)值水平達到額定上限標準后，系統(tǒng)主機對于信息參量的測試時間就會無限延長，最終使系統(tǒng)主機失去按需處理數(shù)據(jù)樣本的能力。針對上述問題，基于無線同步信息的測試系統(tǒng)根據(jù)數(shù)據(jù)參量的實時負載情況，確定半導體芯片的瞬時運行狀態(tài)，再通過定向去除的方式，適當控制壓縮后信息參量的占比情況[3]?；贚abVIEW的測試系統(tǒng)根據(jù)靜態(tài)激勵原則，對半導體芯片中的待測信息進行取樣，再按照性能標準的不同，分類完成測試后的數(shù)據(jù)信息樣本[4]。然而上述兩類系統(tǒng)的應用能力有限，其對于信息測試時間的控制水平也就無法滿足實際需求標準。為避免上述情況的發(fā)生，提出基于嵌入式結構半導體芯片信息測試系統(tǒng)平臺，并對其具體設計方法展開深入研究。

1 信息測試系統(tǒng)平臺的工具集模塊設計

工具集模塊作為半導體芯片信息測試系統(tǒng)平臺的核心應用部件，由嵌入式終端體系、LeNet網(wǎng)絡模型、SMTExecutor執(zhí)行結構三部分共同組成，本章節(jié)將以上述三類應用結構之間的實時連接關系為基礎，確定測試系統(tǒng)平臺工具集模塊的具體設計方法。

1.1 嵌入式終端體系

在半導體芯片信息測試系統(tǒng)平臺中，嵌入式終端體系實現(xiàn)了存儲元件與下級測試主機之間的對接，可以在信息傳輸接口等多個應用元件的作用下，調節(jié)CIFARr-10主板的實時連接狀態(tài)，從而在充分壓縮半導體芯片信息的同時，促進數(shù)據(jù)樣本對象的快速傳輸，避免信息測試時間出現(xiàn)不斷延長的情況。測試單元作為嵌入式終端體系的核心運行設備，直接接收電源模塊輸出的電量信號，但由于電量傳輸信號中可能同時包含交流與支流信息參量，所以為避免測試單元出現(xiàn)混亂運行的情況，電量信號還需經(jīng)過信息傳輸接口的過濾處理之后，才能供測試單元設備的應用[5]。Split測試主機配合半導體結構整合測試單元中的信息對象，整個執(zhí)行過程中，數(shù)據(jù)信息參量完全存儲于內存設備之中。從功能性角度來看，內存設備的功能與嵌入式終端體系外部的信息存儲元件類似，都具有長期記錄信息參量的能力。CIFARr-10主板接受嵌入式測試單元的直接調度，負責制定與半導體芯片信息相關的測試執(zhí)行指令[6]。具體的嵌入式終端體系結構模型如圖1所示。

圖1 嵌入式終端體系結構模型

信息傳輸接口、Split測試主機、半導體結構、內存設備、CIFARr-10主板同時連接于嵌入式測試單元右側，是嵌入式終端體系中的被動應用部件，由于測試系統(tǒng)平臺的運行具有時效性特征，所以這些部件結構也必須具有高速處理信息參量的能力。

1.2 LeNet網(wǎng)絡模型

LeNet網(wǎng)絡模型是嵌入式系統(tǒng)平臺的搭建基礎，由輸入層、過渡層、輸出層三部分組成，具體連接結構如圖2所示。

圖2 LeNet網(wǎng)絡模型結構圖

對于各個模型階層功能特征的描述如下。

1)輸入層：在LeNet網(wǎng)絡模型中，輸入層相當于半導體芯片信息的錄入端口，為嵌入式終端體系輸出的信息樣本提供輸入環(huán)境，但由于端口元件不具備識別信息格式的能力，所以LeNet網(wǎng)絡模型所接收到半導體芯片信息的編碼形式與嵌入式終端體系所輸出芯片信息的編碼形式完全相同。

2)過渡層：過渡層的功能體系由信息取樣、數(shù)據(jù)過濾、打包處理三部分組成。信息取樣是指按照嵌入式結構所需的數(shù)據(jù)樣本完成對半導體芯片信息的篩選，所利用數(shù)據(jù)對象為輸入層端口所錄入的信息參量[7]。數(shù)據(jù)過濾是指去除已錄入半導體芯片信息中的非關聯(lián)成分，對于LeNet網(wǎng)絡模型而言，該項功能直接決定了系統(tǒng)平臺對于半導體芯片信息的測試與處理能力。打包處理就是指對半導體芯片信息的按需規(guī)劃，在測試系統(tǒng)平臺運行過程中，嵌入式結構對于數(shù)據(jù)信息的需求量不斷增大，所以完成打包后的半導體芯片信息數(shù)據(jù)包所占存儲空間也會不斷增大。

3)輸出層：輸出層端口的執(zhí)行功能與輸入層完全相反，在LeNet網(wǎng)絡模型中，該結構負責將完成打包的半導體芯片信息傳輸至下級應用結構之中，由于LeNet網(wǎng)絡模型是一個完整的結構體單元，所以該端口組織也接受嵌入式終端體系的統(tǒng)一調度[8]。

1.3 SMTExecutor執(zhí)行結構

SMTExecutor執(zhí)行結構是系統(tǒng)主機生成半導體芯片信息測試結果的核心部件組織，獲取LeNet網(wǎng)絡模型輸出的所有信息對象，并可以按照嵌入式驗證機制的運行標準，對所輸出信息參量進行整合與重排處理。SMTExecutor執(zhí)行可以理解為基于SMTExecutor語句所定義的數(shù)據(jù)信息處理原則，對于半導體芯片信息測試系統(tǒng)而言，其運行過程中，該結構單元始終負載大量的數(shù)據(jù)信息參量，且隨著測試線程的接連啟動，主機元件對信息對象的篩選原則會不斷發(fā)生變化，這就意味著該元件的運行狀態(tài)不會始終保持絕對穩(wěn)定的狀態(tài)[9]。完整的SMTExecutor執(zhí)行結構運行流程如圖3所示。

圖3 SMTExecutor執(zhí)行流程圖

半導體芯片信息實時累積量相對較大的情況下，嵌入式結構所承擔的數(shù)據(jù)轉存壓力相對較多，此時SMTExecutor執(zhí)行結構針對信息對象所制定的判別條件也就相對較為寬松，只要待測信息中包含與SMTExecutor執(zhí)行語句相同的部分，就會被系統(tǒng)主機判定為可信的測試結果；反之，若半導體芯片信息實時累積量相對較少SMTExecutor執(zhí)行結構針對信息對象所制定的判別條件就較為嚴格，待測信息必須與SMTExecutor執(zhí)行語句完全符合，才會被系統(tǒng)主機判定為可信的測試結果[10]。此外，若待測信息中不包含與SMTExecutor執(zhí)行語句相符的部分，那么無論半導體芯片信息處于哪一種累積情況，SMTExecutor執(zhí)行結構都判定當前信息對象的測試結果不可信，且這些信息樣本會順著傳輸信道組織，返回LeNet網(wǎng)絡模型之中，直至系統(tǒng)主機對其發(fā)出二次測試的指令。

2 半導體芯片信息處理

在各級工具集模塊的基礎上，測試系統(tǒng)為實現(xiàn)對半導體芯片信息的處理，還應聯(lián)合嵌入式結構，定義Deflate機制、LZ4機制的作用原則，并聯(lián)合相關線程指令，以完成測試程序的同步化配置。

2.1 Deflate機制

在嵌入式結構體系中，Deflate機制對于半導體芯片信息給予長度為“7”的滑動測試窗口，按照每組窗口滑過的平均字符串長度，尋找后續(xù)半導體芯片信息字符串中的最長重復串，通常情況下，測試主機將該串字符直接替換為滑窗單元，以供LeNet網(wǎng)絡模型的直接調取與利用[11]。由于SMTExecutor執(zhí)行結構直接接收LeNet網(wǎng)絡模型輸出的半導體芯片信息，所以為保證Deflate機制滑動測試窗口能夠準確定義待測信息參量，最長重復串、平均字符串中必須包含相同的信息字段。

χ表示半導體芯片信息的平均字符串長度，且χ≠0的不等式取值條件恒成立，其求解表達式如下：

(1)

利用公式(1)，可將半導體芯片信息的Deflate機制測試表達式定義為：

(2)

E表示滑窗單元所捕捉到的標準半導體芯片信息測試對象，δ表示信息字符串的平均字段長度，δ≠0的不等式條件恒成立，emax表示半導體芯片信息測量行為描述指征的最大取值，emin表示信息測量行為描述指征的最小取值。測試半導體芯片信息的過程中，Deflate機制主要針對字符串對象的平均字段長度進行提取，且滑動測試窗口長度保持定值狀態(tài)，所以當輸入信息保持頻繁變化狀態(tài)時，其測試結果準確性有可能出現(xiàn)一定程度的下降。

2.2 LZ4機制

LZ4機制是在Deflate機制基礎上，定義的更加完善的半導體芯片信息測試條件，能夠在精準探查出信息對象冗余項指標的同時，將連續(xù)字符串分割成多個不連續(xù)的小型字段結構。對于系統(tǒng)測試主機而言，其在LZ4機制的作用下，能夠建立多個完善的哈希表單，且每一個表單結構都對應一個獨立的待測信息對象，若二者對應關系發(fā)生變化，那么系統(tǒng)主機也就無法得到準確的測試結果[12]。

(3)

利用公式(3)，求解半導體芯片信息的LZ4機制測試表達式為：

(4)

2.3 同步化線程

同步化線程就是通過修正數(shù)據(jù)順序的方式，使系統(tǒng)主機對半導體芯片信息的測試優(yōu)先級條件與嵌入式結構中數(shù)據(jù)對象的輸出優(yōu)先級條件保持一致，完成該程序指令要求線程池中數(shù)據(jù)樣本的實時存儲數(shù)量必須小于系統(tǒng)主機對于半導體芯片信息的測試處理能力[13-14]。線程池是同時滿足Deflate機制與LZ4機制認證條件的虛擬化數(shù)據(jù)處理結構，具有重新排序數(shù)據(jù)信息樣本的能力。對于系統(tǒng)主機而言，為實現(xiàn)對半導體芯片信息的精準測試，就必須使線程池結構具有獨立處理數(shù)據(jù)對象的能力。

n表示半導體芯片信息的位數(shù)取樣條件，1<2<…<(n-4)<(n-3)<(n-2)<(n-1)

(5)

在測試半導體芯片信息時，線程池對于信息對象的排列遵循數(shù)值由大到小的原則，所以tn-1>tn-2、tn-3>tn-4、…、t2>t1的不等式條件同時成立。

聯(lián)立公式(4)、公式(5)，計算同步化線程表達式，如公式(6)所示。

(6)

3 基于嵌入式結構的測試系統(tǒng)功能優(yōu)化

基于嵌入式結構半導體芯片信息測試系統(tǒng)平臺的實現(xiàn)，還需借助已生成的配置文件，對導入信息進行初步測試，再通過量化測試條件的方式，完成對關鍵命令詞的識別，從而實現(xiàn)對測試系統(tǒng)基本應用功能的優(yōu)化。

3.1 配置文件生成

配置文件是系統(tǒng)執(zhí)行測試指令所遵循的必要處理條件，約束了半導體芯片信息的編碼形式。在線程程序保持同步化狀態(tài)的基礎上，生成必要的配置文件，才可以使系統(tǒng)主機具有測試信息對象的能力。從功能性角度來看，生成配置文件需同時滿足如下兩個條件：1)在LeNet網(wǎng)絡模型中聲明需要測試的半導體芯片信息。由于嵌入式結構對于半導體芯片信息的提取同時遵循Deflate機制與LZ4機制，所以為使LeNet網(wǎng)絡模型能夠在較短時間內確定信息對象所處存儲位置，就必須對其進行多次聲明。2)將綁定好的半導體芯片信息轉換成其他存儲格式。配置文件要求滿足系統(tǒng)測試需求的半導體芯片信息至少具有兩種不同的存儲格式，這就表示為實現(xiàn)嵌入式結構對導體芯片信息的測試需求，就必須保障信息對象的存儲格式的多樣性。生成測試系統(tǒng)配置文件主要遵循如下原則。

嵌入式結構規(guī)定半導體芯片信息單位傳輸速率最大值不能大于測試系統(tǒng)配置文件的平均生成速率，一方面可以使LeNet網(wǎng)絡模型對待測半導體芯片信息進行精準定義，另一方面也使線程池對信息對象的認證需求得到較好滿足[15]。此外，由于LeNet網(wǎng)絡模型對于Deflate機制、LZ4機制的響應能力并不相同，所以在生成配置文件的過程中，系統(tǒng)測試主機可能會出現(xiàn)運行速率不規(guī)律的情況。

3.2 信息導入測試

信息導入測試是在開始系統(tǒng)測試之前，針對嵌入式結構當前所提取半導體芯片信息所制定的預測試條件，可以利用配置文件估算信息樣本的總存儲量，從而使得系統(tǒng)主機能夠制定更加合理的測試指令執(zhí)行方案。SMTExecutor結構是信息導入測試指令的主要執(zhí)行部件，能夠在配置文件的作用下，將相似程度更高的信息對象集合在一起，對于系統(tǒng)主機而言，其在測試半導體芯片信息時，每次所提取到的數(shù)據(jù)樣本都以包裝集合體的形式存在，可以有效保障預測試結果與實際測試結果之間的相關性[16-17]。

整個導入測試環(huán)節(jié)由如下兩個環(huán)節(jié)組成。

信息導入權限求解：

(7)

預測試標準計算：

(8)

式中，κ表示預測試指令執(zhí)行參數(shù)，ΔD表示SMTExecutor結構中半導體芯片信息的實時累積量，s表示嵌入式結構對于信息測試指令的響應參數(shù)，s′表示參數(shù)s的一次求導結果。

聯(lián)立公式(7)、公式(8)，求解信息導入測試標準，如公式(9)所示。

(9)

μ表示半導體芯片信息打包參數(shù)，a表示測試信息導入閾值，f表示預測試指令執(zhí)行等級評定參數(shù)。信息導入測試結果可以大致描述出測試系統(tǒng)的最終執(zhí)行結果，特別是在等級評定參數(shù)f取值屬于(0，1]區(qū)間之內時，公式(9)的執(zhí)行結果與測試系統(tǒng)最終執(zhí)行結果完全相同，但由于當前情況下，量化測試條件并不滿足固定取值標準，所以預測試求解結果只具有參考性。

3.3 量化測試條件

量化測試條件是在信息導入測試基礎上，對半導體芯片信息進行的二次數(shù)據(jù)量化處理，整個執(zhí)行周期完全與嵌入式結構對于信息參量的測試行為保持同頻狀態(tài)，且受到系統(tǒng)主機獨立運行能力的影響，待測試半導體芯片信息的實時累積量越大，量化測試條件的實際取值就越大。所謂量化是指從數(shù)值角度對信息導入測試結果進行處理，對于系統(tǒng)主機而言，量化條件越精準，半導體芯片信息測試結果就越符合嵌入式結構的識別需求[18]。

(10)

3.4 命令詞識別

命令詞識別是系統(tǒng)主機生成半導體芯片信息測試指令的關鍵環(huán)節(jié)。主機元件在量化測試條件的基礎上，根據(jù)半導體芯片信息的實時排序規(guī)律，生成與測試指令相關的命令詞語句，再將其傳輸至嵌入式結構部件之中，生成完整的測試執(zhí)行程序。所謂識別可以理解為測試主機對命令詞語句的按需定義，在半導體芯片信息輸入量保持不變的情況下，只有得到唯一的命令詞識別結果，才能保證信息測試結果的準確性[20]。

定義半導體芯片信息命令詞語句參數(shù)為：

(11)

在公式(11)的基礎上，推導命令詞識別表達式為：

(12)

b′表示命令詞語句查詢參數(shù)，?表示命令詞語句的單位執(zhí)行周期，M表示半導體芯片信息在系統(tǒng)平臺中的測試基向量。嵌入式結構按照半導體芯片信息的命令詞識別條件，向系統(tǒng)平臺發(fā)送數(shù)據(jù)對象獲取指令，從而實現(xiàn)對信息樣本的測試。

4 實驗結果與分析

4.1 實驗環(huán)境

選擇LP7801D型的半導體芯片作為實驗對象，將其置于28 V、1 μA的微電容驅動電路中，開始測試實驗，詳情如圖5所示。

這樣我們就可以認為社會工作的增能理論挑戰(zhàn)傳統(tǒng)社會工作理論，是在進行一場由權威在外到權威在內的范式轉換。

圖5 LP7801D型半導體芯片測試

在測試半導體芯片的過程中，測試信息回傳至處理器主機的過程稱為“數(shù)據(jù)導入”，在數(shù)據(jù)導入過程中，半導體芯片信息平均壓縮比會出現(xiàn)明顯變化，而這也會延長芯片測試所需時間。本次實驗的主要目的就是通過分析數(shù)據(jù)導入過程中半導體芯片信息平均壓縮比的變化情況，來判斷信息測試時間是否會出現(xiàn)不斷延長的情況。

4.2 原理與步驟簡述

半導體芯片信息平均壓縮比受信息輸出峰值ωmax、回傳受阻系數(shù)ξ兩項物理量的直接影響，其計算式如下：

(13)

其中：υ表示所選半導體芯片信息實驗對象個數(shù)。

回傳受阻系數(shù)ξ是一項規(guī)律性指標，其取值與半導體芯片信息個數(shù)值之間存在表1所示關系。

表1 回傳受阻系數(shù)ξ取值

由于回傳受阻系數(shù)取值符號表1所示規(guī)律，所以后續(xù)實驗步驟僅需對信息輸出峰值ωmax進行實驗。

首先，將基于嵌入式結構半導體芯片信息測試系統(tǒng)平臺的執(zhí)行程序輸入處理器主機中，確定信息輸出峰值在各個實驗節(jié)點處的數(shù)值水平，所得結果記為實驗組數(shù)據(jù)；

然后，將基于LabVIEW的測試系統(tǒng)的執(zhí)行程序輸入處理器主機中，確定信息輸出峰值在各個實驗節(jié)點處的數(shù)值水平，所得結果記為B對照組數(shù)據(jù)；

最后，利用所得實驗結果，計算半導體芯片信息的平均壓縮比，并根據(jù)計算數(shù)值，總結實驗規(guī)律。

4.3 數(shù)據(jù)處理

圖6反映了實驗組、A對照組、B對照組信息輸出峰值ωmax的具體實驗結果。

圖6 信息輸出峰值ωmax的實驗結果

分析圖6可知，實驗組、A對照組、B對照組信息輸出峰值的變化規(guī)律并不相同。實驗組峰值指標始終保持低水平狀態(tài)，最大值僅能達到0.24 kb；A對照組峰值指標在一段時間的上升狀態(tài)后，開始逐漸趨于穩(wěn)定，最大值達到了0.55 kb，與實驗組最大值相比，增大了0.31 kb；B對照組峰值指標則保持波動變化狀態(tài)，最大值為0.63 kb，與實驗組最大值相比，增大了0.39 kb。

4.4 測試結果數(shù)據(jù)分析

本次實驗以半導體芯片信息平均壓縮比作為測試指標，分別在表1、圖6中取各組實驗結果的最大值與最小值，按照公式(13)，對半導體芯片信息平均壓縮比進行計算，具體計算參數(shù)取值如表2所示。

表2 平均壓縮比計算參數(shù)取值

(14)

(15)

(16)

根據(jù)公式(14)至公式(16)可知，實驗組半導體芯片信息平均壓縮比最??；A對照組平均壓縮比的極大值相對較小，而極小值相對較大；B對照組平均壓縮比的數(shù)值情況剛好與A對照組相反。由于半導體芯片信息平均壓縮比較大會導致信息測試時間過長的問題，所以根據(jù)上述實驗結果可知，實驗組平均壓縮比最小，即實驗組信息測試時間最短，B對照組平均壓縮比最大，即B對照組信息測試時間最長。

4.5 結果與結論

綜上可知本次實驗結論為：

1)基于無線同步信息的測試系統(tǒng)的應用，不足以在數(shù)據(jù)導入過程中，解決半導體芯片信息平均壓縮比過大的問題，故而應用該系統(tǒng)不能緩解信息測試時間過長的情況。

2)基于LabVIEW的測試系統(tǒng)的應用能力與基于無線同步信息的測試系統(tǒng)類似，都不能有效控制半導體芯片信息的平均壓縮比，也就無法解決信息測試時間過長的問題。

3)基于嵌入式結構半導體芯片信息測試系統(tǒng)平臺應用，可將半導體芯片信息平均壓縮比控制在0.05～0.28 kb的數(shù)值區(qū)間之內，相較于其他兩類系統(tǒng)，該系統(tǒng)能夠更好解決信息測試時間過長的問題。

5 結束語

相較于基于無線同步信息的測試系統(tǒng)、基于LabVIEW的測試系統(tǒng)，基于嵌入式結構半導體芯片信息測試系統(tǒng)平臺在嵌入式結構體系的支持下，建立了LeNet網(wǎng)絡模型，又聯(lián)合SMTExecutor執(zhí)行結構，獲取了大量的半導體芯片信息測試對象。整個設計過程中，Deflate機制、LZ4機制同時對線程池進行控制，這就使得量化測試條件的有效性得到了保障，既生產(chǎn)了完整的配置文件，也實現(xiàn)了對命令詞語句的精準識別。該系統(tǒng)的應用，切實實現(xiàn)了對半導體芯片信息平均壓縮比的有效控制，可使其長時間保持在低水平狀態(tài)，對于解決數(shù)據(jù)導入過程中，因半導體芯片信息平均壓縮比較大而引起的信息測試時間過長的問題，可以起到一定的促進性影響作用。