邊界掃描在數(shù)模混合電路板級(jí)測(cè)試中的設(shè)計(jì)與應(yīng)用

王 晴，王祗文，張櫟存

(1.航天科工空間工程發(fā)展有限公司，北京 100854；2.北京控制與電子技術(shù)研究所，北京 100038)

0 引言

伴隨著集成電路技術(shù)的數(shù)字化程度越來(lái)越高[1]，越來(lái)越多的電路板由FPGA、CPLD、DSP等大規(guī)模集成電路組成，這些體積小、集成度高的芯片為電路設(shè)計(jì)帶來(lái)了巨大便利[2]。與此同時(shí)，超大規(guī)模集成電路、表面貼裝等新技術(shù)也為電路的板級(jí)測(cè)試帶來(lái)諸多難題[3]，傳統(tǒng)的測(cè)試方法包括探針測(cè)試方法、內(nèi)建自測(cè)試技術(shù)(BIST，Built-InSelf-Test)、邊界掃描測(cè)試技術(shù)。探針測(cè)試方法需要將物理測(cè)試探針置于被測(cè)電路的測(cè)試點(diǎn)上，從而開(kāi)展電氣性能測(cè)試[4]，工作準(zhǔn)備流程繁瑣，且開(kāi)發(fā)人員需要預(yù)留一定數(shù)量的測(cè)試點(diǎn)，隨著電路密度的不斷增加，絕大部分電路板采用多層設(shè)計(jì)，幾乎不可能設(shè)置足夠多的探針測(cè)試點(diǎn)來(lái)完成整個(gè)電路的測(cè)試覆蓋[5]，而且探針屬于接觸時(shí)測(cè)量，測(cè)試過(guò)程中還有對(duì)電路板本身造成損壞的潛在風(fēng)險(xiǎn)。內(nèi)建自測(cè)試技術(shù)是在電路設(shè)計(jì)階段考慮電路設(shè)計(jì)完成后的測(cè)試問(wèn)題，更傾向于電路的功能性測(cè)試，為測(cè)試階段節(jié)約了更多的測(cè)試時(shí)間，降低了成本，但是這種測(cè)試方法往往對(duì)電路本身的引腳故障測(cè)試覆蓋不足。邊界掃描測(cè)試技術(shù)作為一種大規(guī)模數(shù)字集成電路測(cè)試標(biāo)準(zhǔn)，提供了一整套標(biāo)準(zhǔn)、完整的電路測(cè)設(shè)方法，利用移位寄存器和測(cè)試向量來(lái)控制集成電路管腳的狀態(tài)，通過(guò)邊界掃描鏈路實(shí)現(xiàn)對(duì)大規(guī)模集成電路全部管腳的控制，解決了高密度、高集成度數(shù)字電路板測(cè)試覆蓋不足的難題，實(shí)現(xiàn)了電路的功能測(cè)試、靜態(tài)測(cè)試、故障定位等[5]。本文從某數(shù)?；旌想娐窚y(cè)試入手，介紹了利用邊界掃描測(cè)試技術(shù)進(jìn)行數(shù)?；旌想娐窚y(cè)試的設(shè)計(jì)方法，在不采用外部信號(hào)源、采集設(shè)備的情況下，最大限度實(shí)現(xiàn)電路板的測(cè)試覆蓋，有效降低的測(cè)試過(guò)程中的經(jīng)濟(jì)成本和時(shí)間成本，同時(shí)，也提高了測(cè)試效率。

1 邊界掃描測(cè)試技術(shù)

邊界掃描(BS，boundary scan)測(cè)試技術(shù)，簡(jiǎn)稱(chēng)邊掃，正式命名來(lái)源于IEEE/SNSI Standard 1149.1-1990(后簡(jiǎn)稱(chēng)IEEE 1149.1)[7-8]，規(guī)定了利用邊界掃描進(jìn)行測(cè)試所需要的硬件和軟件，為相關(guān)的測(cè)試設(shè)計(jì)提供了完整的指導(dǎo)規(guī)范[9]。IEEE 1149.1標(biāo)準(zhǔn)對(duì)于被測(cè)單元來(lái)講屬于非侵入式的測(cè)試方法，它不關(guān)心被測(cè)單元的內(nèi)部程序，測(cè)試過(guò)程中在不對(duì)被測(cè)單元的內(nèi)部程序做任何修改的情況下，僅依靠JTAG接口實(shí)現(xiàn)對(duì)邏輯電路各個(gè)引腳的控制。當(dāng)前主流的FPGA、CPLD、DSP等集成電路均支持該規(guī)范，利用該規(guī)范，也能夠達(dá)到測(cè)試非邊界掃描期間的目的[10]。邊界掃描硬件結(jié)構(gòu)組成主要包括4部分：測(cè)試訪問(wèn)接口(TAP)、測(cè)試訪問(wèn)接口控制器、數(shù)據(jù)寄存器(DR)以及指令寄存器(IR)[11-14]。

1)測(cè)試訪問(wèn)接口包括測(cè)試數(shù)據(jù)輸入(TDI)、測(cè)試數(shù)據(jù)輸出(TDO)、測(cè)試時(shí)鐘(TCK)、測(cè)試模式選擇(TMS)、信號(hào)復(fù)位(TEST)，邊界掃描測(cè)試運(yùn)行主要依靠該接口進(jìn)行數(shù)據(jù)控制和操作。

2)TAP控制器作為一個(gè)含有16個(gè)工作狀態(tài)的有限狀態(tài)機(jī)，用于實(shí)現(xiàn)對(duì)測(cè)試訪問(wèn)接口的控制。

3)數(shù)據(jù)寄存器由TAP控制器決定存放測(cè)試過(guò)程中的測(cè)試數(shù)據(jù)和結(jié)果，包括旁路寄存器和邊界寄存器。邊界寄存器首尾連接構(gòu)成鏈路，實(shí)現(xiàn)對(duì)芯片引腳的輸出控制；旁路寄存器為不需要測(cè)試的位置提供一條快捷通道，縮短不必要的測(cè)試時(shí)間。

4)指令寄存器包括串行/并行鎖存寄存器，用來(lái)定義數(shù)據(jù)寄存器的操作模式。

圖1 邊界掃描硬件結(jié)構(gòu)組成

2 邊界掃描測(cè)試系統(tǒng)設(shè)計(jì)

2.1 邊界掃描硬件套件

PCI-410邊掃測(cè)試套件作為美國(guó)ASSET公司設(shè)計(jì)的一款JTAG控制器，具備高吞吐率、靈活配置和使用的特點(diǎn)，能夠用于規(guī)?；慨a(chǎn)測(cè)試以及需要多個(gè)JTAG端口同時(shí)測(cè)試的被測(cè)電路，可執(zhí)行邊界掃描測(cè)試軟件開(kāi)發(fā)的測(cè)試任務(wù)或燒錄任務(wù)，支持掃描鏈路測(cè)試、互聯(lián)測(cè)試、Flash測(cè)試、存儲(chǔ)器測(cè)試、用戶自定義測(cè)試以及電路開(kāi)短路測(cè)試等，依靠高速的TCK時(shí)鐘和并行測(cè)試燒錄能力，可作為大規(guī)模數(shù)字電路測(cè)試診斷的優(yōu)選解決方案。

PCI-410實(shí)物套件主要由PCI控制卡、4端口邊界掃描適配器以及相應(yīng)的配套測(cè)試線纜組成。TCK測(cè)試時(shí)鐘最高運(yùn)行速率可達(dá)50 MHz，適配器與PCI控制卡之間的有效距離最高可達(dá)15米，便于測(cè)試系統(tǒng)集成。一個(gè)邊界掃描控制平臺(tái)可以支持在一個(gè)工作站上同時(shí)安裝3塊PCI控制卡、單塊控制卡又可以同時(shí)支持2塊適配器，每塊適配器支持4個(gè)TAP邊掃接口，所以單個(gè)測(cè)試平臺(tái)可以支持的邊掃接口高達(dá)24個(gè)。根據(jù)需要可以對(duì)被測(cè)電路靈活配置，并將多塊不同的測(cè)試電路上的多個(gè)掃描鏈路串接成1條鏈路集中管理和測(cè)試，避免了過(guò)多的、非必要的鏈路管理。大規(guī)模量產(chǎn)測(cè)試時(shí)，也可以接多塊相同的被測(cè)電路，對(duì)其執(zhí)行相同的測(cè)試，并且JTAG接口的數(shù)據(jù)首發(fā)是并行的，可有效降低測(cè)試線路搭建、數(shù)據(jù)燒錄的測(cè)試時(shí)間。同時(shí)，為了支持非邊掃信號(hào)的測(cè)試需要，每個(gè)適配器還支持可獨(dú)立控制的20個(gè)離散I/O信號(hào)，每一路離散IO的電壓可通過(guò)軟件控制，且都配有終端可供靈活配置。

2.2 邊界掃描軟件平臺(tái)

ScanWorks嵌入式軟件平臺(tái)是ASSET公司基于IEEE1149.1標(biāo)準(zhǔn)設(shè)計(jì)的邊掃測(cè)試集成開(kāi)發(fā)環(huán)境，同時(shí)還支持IEEE1149.6標(biāo)準(zhǔn)，具有較廣的應(yīng)用范圍。可提供整套完整的電路板邊掃測(cè)試方案，對(duì)被測(cè)電路開(kāi)展在線編程、測(cè)試和調(diào)試，并生成測(cè)試測(cè)試覆蓋率報(bào)告[15-16]。ScanWorks軟件平臺(tái)可根據(jù)被測(cè)電路網(wǎng)表文件以及邊掃測(cè)試器件的BSDL模型文件，通過(guò)合理配置生成測(cè)試需要的測(cè)試矢量，在線燒錄數(shù)據(jù)，對(duì)測(cè)試程序進(jìn)行單步、連續(xù)運(yùn)行調(diào)試和測(cè)試執(zhí)行。

通過(guò)ScanWorks軟件平臺(tái)進(jìn)行測(cè)試程序開(kāi)發(fā)前，有一些必要的準(zhǔn)備工作需要提前了解：首先，確認(rèn)被測(cè)電路板上的可編程器件是否含有JTAG接口，是否符合IEEE1149.1標(biāo)準(zhǔn)，都符合的情況下才可以進(jìn)行邊界掃描測(cè)試開(kāi)發(fā)；其次，提前準(zhǔn)備邊界掃描測(cè)試元件的BSDL模型文件，可以向芯片廠商官網(wǎng)下載或者向ASSET技術(shù)支持請(qǐng)求；再者，提前準(zhǔn)備非邊掃器件的模型文件，便于互聯(lián)測(cè)試開(kāi)發(fā)；還有，被測(cè)電路板中如果含有CPLD，最好提前將內(nèi)部程序讀取保存，型號(hào)較老的元件有可能在邊掃測(cè)試時(shí)被擦除，導(dǎo)致電路板功能失效。

2.3 測(cè)試系統(tǒng)設(shè)計(jì)

邊界掃描測(cè)試重點(diǎn)用于測(cè)試數(shù)字電路[17-19]，主要包括鏈路測(cè)試、互連測(cè)試、Flash測(cè)試、存儲(chǔ)器測(cè)試以及用戶自定義測(cè)試，用戶自定義測(cè)試可以通過(guò)特殊設(shè)計(jì)，達(dá)到測(cè)試非邊界掃描器件以及放大器、AD/DA數(shù)?；旌想娐返哪康摹１疚尼槍?duì)飛控系統(tǒng)某數(shù)?；旌峡刂齐娐钒宓慕M成特點(diǎn)和測(cè)試需求，在盡量不適用外部外側(cè)設(shè)備的條件下，滿足被測(cè)電路板所有重要測(cè)試節(jié)點(diǎn)的故障診斷需要，構(gòu)建如圖2所示的邊界掃描測(cè)試系統(tǒng)，主要包括測(cè)試計(jì)算機(jī)、邊界掃描控制器、邊界掃描測(cè)試軟件、程控電源、測(cè)試適配板、被測(cè)電路板以及若干條配套測(cè)試線纜。其中，邊界掃描測(cè)試硬件選用PCI-410套件；邊界掃描測(cè)試軟件選用ScanWorks。

圖2 邊界掃描測(cè)試系統(tǒng)組成

計(jì)算機(jī)作為整個(gè)測(cè)試系統(tǒng)的控制中心，利用ScanWorks軟件完成邊界掃描測(cè)試工程的開(kāi)發(fā)、功能測(cè)試項(xiàng)的執(zhí)行，用戶自定義測(cè)試的激勵(lì)發(fā)送和響應(yīng)接收。PCI-410套件作為作為連接邊掃測(cè)試軟件和被測(cè)電路板的橋梁，用于將邊掃測(cè)試軟件生成的測(cè)試矢量下發(fā)到被測(cè)電路板以及測(cè)試數(shù)據(jù)的采集。程控電源用于系統(tǒng)供電以及測(cè)試的自動(dòng)化運(yùn)行。

對(duì)于含有模擬電路、很多沒(méi)有互聯(lián)模型的非邊掃器件的數(shù)?；旌想娐钒鍦y(cè)試，為了提高測(cè)試覆蓋率，關(guān)鍵技術(shù)是設(shè)計(jì)一套用于信號(hào)調(diào)理、邊掃器件互聯(lián)以及信號(hào)閉環(huán)的測(cè)試適配板，并通過(guò)用戶自定義腳本的方式實(shí)現(xiàn)沒(méi)有模型的無(wú)法進(jìn)行互聯(lián)測(cè)試的元器件的功能測(cè)試。測(cè)試適配板主要用于完成如下四部分功能：1)作為程控電源信號(hào)的轉(zhuǎn)接接口，便于通過(guò)被測(cè)電路板供電連接器為被測(cè)電路板供電；2)信號(hào)調(diào)理，實(shí)現(xiàn)被測(cè)信號(hào)路由的電平匹配；3)為被測(cè)電路板對(duì)外輸入、輸出數(shù)字接口提供信號(hào)閉環(huán)；4)設(shè)計(jì)邊掃器件及外圍DA、AD電路，為被測(cè)電路板模擬信號(hào)接口提供信號(hào)閉環(huán)，最大程度覆蓋電路板可測(cè)節(jié)點(diǎn)。有了信號(hào)閉環(huán)回路，便于通過(guò)互聯(lián)測(cè)試和用戶自定義測(cè)試的方式，提高整個(gè)電路板的測(cè)試覆蓋。

3 混合電路板級(jí)測(cè)試驗(yàn)證

3.1 驗(yàn)證電路板需求分析

被測(cè)驗(yàn)證電路板采用飛控系統(tǒng)某數(shù)?；旌想娐方M成，所含芯片種類(lèi)主要包括型號(hào)為XC4013E的FPGA、AD轉(zhuǎn)換器AD1674、模擬開(kāi)關(guān)MAX306、運(yùn)算放大器AD5962、電壓比較器LM139A、差分芯片MAX489、總線緩沖芯片54FCT244和54FCT245、存儲(chǔ)類(lèi)PROM芯片27C512等。且電路板含有高密度連接器，許多信號(hào)通過(guò)該連接器輸入或輸出，單板測(cè)試含大量信號(hào)未閉環(huán)。該驗(yàn)證電路板的邊界掃描測(cè)試需覆蓋所有主要芯片的信號(hào)路由通斷故障、影響板子正常使用的所有重要數(shù)字引腳的開(kāi)短路等故障，并精確定位到具體信號(hào)傳輸路經(jīng)或者具體芯片引腳。

3.2 測(cè)試方案詳細(xì)設(shè)計(jì)

根據(jù)被測(cè)電路板的測(cè)試需求，設(shè)計(jì)邊界掃描測(cè)試系統(tǒng)，其測(cè)試方案示意圖如圖3所示，通過(guò)合理設(shè)計(jì)適配板，完成數(shù)字電路測(cè)試、模擬電路測(cè)試以及連接器開(kāi)環(huán)信號(hào)的測(cè)試。

圖3 驗(yàn)證板測(cè)試方案示意圖

被測(cè)電路板的存儲(chǔ)器及其他信號(hào)閉環(huán)通路，可以直接開(kāi)發(fā)測(cè)試程序，通過(guò)邊掃端口1控制XC4013E實(shí)現(xiàn)測(cè)試覆蓋。對(duì)于開(kāi)環(huán)信號(hào)測(cè)試，根據(jù)被測(cè)電路板的信號(hào)類(lèi)型和數(shù)量，適配板選擇可編程邏輯器件EPM7128SQI100作為邊界掃描主控元件，搭配外圍電路實(shí)現(xiàn)被測(cè)電路的測(cè)試需求覆蓋：

1)邊掃主控軟件ScanWorks導(dǎo)入被測(cè)板和適配板的網(wǎng)表文件和模型文件，通過(guò)配套硬件開(kāi)發(fā)套件PCI-410控制被測(cè)板和適配板上的邊掃器件FPGA和CPLD，再通過(guò)可編程器件的接口控制，實(shí)現(xiàn)軟硬件接口的匹配；

2)EPM7128SQI100的部分IO引腳以信號(hào)調(diào)理或者直接的方式，通過(guò)適配板連接器連接至被測(cè)板連接器，實(shí)現(xiàn)被測(cè)電路板開(kāi)環(huán)數(shù)字信號(hào)的測(cè)試；

3)針對(duì)被測(cè)電路多路運(yùn)算放大器和AD的測(cè)試需要，適配板設(shè)置DA芯片、電流/電壓運(yùn)算放大器、開(kāi)關(guān)陣列等，通過(guò)邊掃端口2控制EPM7128SQI100，實(shí)現(xiàn)DA信號(hào)的輸出，進(jìn)而通過(guò)開(kāi)關(guān)陣列和連接器連接至被測(cè)電路AD采集通道，通過(guò)邊掃端口1控制XC4013E實(shí)現(xiàn)模擬信號(hào)的測(cè)試；

4)針對(duì)被測(cè)電路差分信號(hào)的測(cè)試需要，適配板設(shè)置相同的差分電路，單端信號(hào)接邊界掃描芯片，差分信號(hào)通過(guò)連接器連接至被測(cè)電路的差分通道；

5)放置供電連接器，直連程控直流電源的輸出通道，進(jìn)而通過(guò)適配板連接器實(shí)現(xiàn)被測(cè)電路的供電。

3.3 邊界掃描測(cè)試流程開(kāi)發(fā)

為了完成被測(cè)電路板掃描鏈路完整性測(cè)試、互聯(lián)測(cè)試、存儲(chǔ)器測(cè)試、用戶自定義測(cè)試等測(cè)試需要，邊界掃描測(cè)試流程開(kāi)發(fā)流程圖如圖4所示，依次為邊掃測(cè)試工程新建、網(wǎng)表文件和模型文件的導(dǎo)入、掃描鏈路測(cè)試程序開(kāi)發(fā)、互聯(lián)測(cè)試程序開(kāi)發(fā)、存儲(chǔ)器測(cè)試程序開(kāi)發(fā)；用戶自定義測(cè)試程序開(kāi)發(fā)、測(cè)試程序的編譯和保存等。測(cè)試流程開(kāi)發(fā)前，需要提前做一些準(zhǔn)備工作：備好被測(cè)電路板和適配板的原理圖、網(wǎng)表文件、邊掃器件的BSDL模型、非邊掃數(shù)字器件的測(cè)試模型等。

圖4 邊界掃描測(cè)試流程開(kāi)發(fā)流程

3.3.1 邊掃測(cè)試工程新建

工程新建用于為整個(gè)工程建立統(tǒng)一管理，同時(shí)導(dǎo)入和編譯邊掃器件的BSDL模型，為后續(xù)測(cè)試工作做準(zhǔn)備，工程新建步驟如下：

1)啟動(dòng)ScanWorks邊界掃描開(kāi)發(fā)程序；

2)在彈出的軟件啟動(dòng)向?qū)Ы缑鎲螕簟癱lose”→“Go to the interface”進(jìn)入邊掃測(cè)試主界面，ScanWorks自動(dòng)識(shí)別已連接到主機(jī)的邊掃開(kāi)發(fā)套件PCI-410；

3)單擊菜單欄“project”→“new”，在新建工程對(duì)話框填入工程名稱(chēng)以及存放路徑，進(jìn)行工程創(chuàng)建；

4)填入工程設(shè)計(jì)名稱(chēng)，并手動(dòng)創(chuàng)建掃描鏈路：分別添加添加邊掃器件的BSDL模型7128sq100.bsd和xc4013e_pg223.bsd，并編譯檢查模型文件是否正確；

5)建立HGL1.hgl文件，包含上述的兩個(gè)BSDL文件，用于描述了測(cè)試板的邊界掃描器件以及掃描鏈路信息，并再次編譯，根據(jù)報(bào)告提示進(jìn)行查看或修改，完成邊掃測(cè)試工程的建立，HGL1.hgl建立完成的界面如圖5所示。

圖5 新建成功的.hgl文件

3.3.2 網(wǎng)表和模型文件導(dǎo)入

ScanWorks軟件支持多個(gè)電路板的網(wǎng)表文件自動(dòng)合并，便于多個(gè)電路板的掃描鏈路集中統(tǒng)一管理，提高了測(cè)試效率。網(wǎng)表和模型文件導(dǎo)入步驟如下：

1)軟件菜單欄單擊“design”→“netlist”；

2)分別導(dǎo)入被測(cè)板和適配板網(wǎng)表文件(也可以提前將被測(cè)板原理圖和適配板原理圖合并，導(dǎo)入一個(gè)統(tǒng)一的網(wǎng)表)；

3)網(wǎng)表文件添加成功后進(jìn)行編譯，根據(jù)報(bào)告提示進(jìn)行查看或修改，完成網(wǎng)表文件的導(dǎo)入；

4)指定網(wǎng)表文件中那些的電源和地線網(wǎng)絡(luò)，測(cè)試時(shí)忽略該網(wǎng)絡(luò)的測(cè)試；

5)導(dǎo)入可以互聯(lián)測(cè)試的非邊掃器件模型文件，進(jìn)行器件位號(hào)和模型的關(guān)聯(lián)，并設(shè)置每個(gè)元器件的測(cè)試類(lèi)型，如協(xié)議簇測(cè)試、忽略測(cè)試等，設(shè)置完畢后完成模型文件的導(dǎo)入。

3.3.3 掃描鏈路完整性測(cè)試程序開(kāi)發(fā)

掃描鏈路完整性測(cè)試可以檢測(cè)邊掃框架的物理故障，比如測(cè)試總線、TAP控制器等。同時(shí)還可以驗(yàn)證工程建立之初所描述的掃描鏈路順序是否正確。Scanworks自動(dòng)產(chǎn)生鏈路測(cè)試集，通過(guò)之前的描述，來(lái)報(bào)告故障位置。掃描鏈路完整性測(cè)試開(kāi)發(fā)步驟如下：

1)在Scanworks主界面下雙擊create an action欄下的scan path verify，彈出define scan path verify actions對(duì)話框；

2)在彈出的define scan path verify actions對(duì)話框中自動(dòng)羅列測(cè)試工程新建過(guò)程中導(dǎo)入的兩個(gè)邊掃器件掃描鏈路，如圖6所示；

3)在Target Scan Path(s)中通過(guò)勾選左側(cè)復(fù)選框進(jìn)行邊掃鏈路選擇，如果兩個(gè)同時(shí)勾選，軟件則會(huì)將被測(cè)板邊掃鏈路和適配板邊掃鏈路打包成同一個(gè)鏈路進(jìn)行集中測(cè)試；

4)在Options中可以對(duì)要進(jìn)行的邊界掃描測(cè)試項(xiàng)進(jìn)行選擇，比如BYPASS、IDCODE、USERCODE、邊掃鏈路長(zhǎng)度等；

5)單擊右上角的編譯按鈕，查看編譯報(bào)告，如果編譯失敗則根據(jù)報(bào)告窗口信息提示進(jìn)行修改，直到編譯通過(guò)為止(有警告也算編譯通過(guò))，編譯通過(guò)后完成掃描鏈路完整性測(cè)試的開(kāi)發(fā)。

圖6 掃描鏈路選擇

3.3.4 互聯(lián)測(cè)試程序開(kāi)發(fā)

互聯(lián)測(cè)試允許測(cè)試邊掃器件互聯(lián)或者邊掃器件與非邊掃器件的互聯(lián)，互聯(lián)測(cè)試可以檢測(cè)開(kāi)路、短路、固高固低或者橋接故障。

實(shí)際的被測(cè)電路中，基本都存在大量的非邊掃器件，他們都會(huì)與邊掃器件構(gòu)成關(guān)聯(lián)。測(cè)試過(guò)程中，如果測(cè)試程序不能識(shí)別非邊掃器件，可以將其相關(guān)的網(wǎng)絡(luò)暫時(shí)掛起，互聯(lián)測(cè)試時(shí)忽略該網(wǎng)絡(luò)；如果提前準(zhǔn)備好了非邊掃器件的模型文件，或者這些非邊掃器件只是一些簡(jiǎn)單的緩沖器件、路由選擇器件，可以通過(guò)互聯(lián)測(cè)試中的簇測(cè)試進(jìn)行測(cè)試?；ヂ?lián)測(cè)試開(kāi)發(fā)步驟如下：

1)在Scanworks主界面下雙擊create an action欄下的interconnect，彈出define an interconnect action對(duì)話框；

3)此時(shí)define an interconnect action界面的model device和define constrains可能處于非激活狀態(tài)。進(jìn)行編譯并查看編譯報(bào)告，如果編譯失敗則根據(jù)報(bào)告窗口信息提示進(jìn)行修改，直到編譯通過(guò)為止(有警告也算編譯通過(guò))；

4)單擊model device打開(kāi)device browser對(duì)話框，對(duì)非邊掃器件進(jìn)行device type設(shè)置：電容設(shè)置為capacitor、電阻設(shè)置為resistor等；

5)關(guān)閉define an interconnect action對(duì)話框，在邊掃主界面可以看到一個(gè)名為interconnect1的互聯(lián)測(cè)試項(xiàng)，將邊掃控制的TAP1和TAP2端口分別連接至被測(cè)電路板和適配板即可執(zhí)行互聯(lián)測(cè)試。

3.3.5 存儲(chǔ)測(cè)試程序開(kāi)發(fā)

由于被測(cè)存儲(chǔ)器件沒(méi)有找到測(cè)試模型，所以根據(jù)芯片手冊(cè)的時(shí)序邏輯，通過(guò)用戶自定義的方式進(jìn)行測(cè)試開(kāi)發(fā)，測(cè)試步驟如下：

1)在Scanworks主界面單擊design→buses來(lái)進(jìn)行測(cè)試總線定義，用于測(cè)試存儲(chǔ)器的地址寫(xiě)和數(shù)據(jù)讀；

2)點(diǎn)擊new框，創(chuàng)建一個(gè)8位數(shù)據(jù)總線，并打開(kāi)define a bus對(duì)話框進(jìn)行數(shù)據(jù)總線與存儲(chǔ)器數(shù)據(jù)引腳的匹配設(shè)置，在bus manager界面為已經(jīng)定義的數(shù)據(jù)總線設(shè)置使能控制端；

3)點(diǎn)擊new框，創(chuàng)建一個(gè)12位地址總線，并打開(kāi)define a bus對(duì)話框進(jìn)行地址總線與存儲(chǔ)器地址引腳的匹配設(shè)置，在bus manager界面為已經(jīng)定義的地址總線設(shè)置使能控制端；

4)雙擊邊掃軟件主界面create an action下的macro，進(jìn)行測(cè)試代碼的編輯，編輯完保存關(guān)閉；

5)在返回的define a macro action界面的target欄下選擇entire path，并進(jìn)行編譯，查看編譯報(bào)告，如果編譯失敗則根據(jù)報(bào)告窗口信息提示進(jìn)行修改，直到編譯通過(guò)為止(有警告也算編譯通過(guò))；

6)編譯通過(guò)后保存，完成存儲(chǔ)測(cè)試程序的開(kāi)發(fā)。

3.3.6 用戶自定義測(cè)試

根據(jù)3.3.4節(jié)存儲(chǔ)器測(cè)試程序開(kāi)發(fā)步驟，編寫(xiě)macro專(zhuān)用測(cè)試代碼，實(shí)現(xiàn)被測(cè)電路板的運(yùn)算放大器和AD等器件的測(cè)試。

3.4 邊界掃描測(cè)試程序執(zhí)行

測(cè)試程序開(kāi)發(fā)完畢后，連接驗(yàn)證板和邊界掃描控制器，利用Scanwork軟件進(jìn)行測(cè)試程序執(zhí)行的步驟如下：

1)在Scanworks主界面單擊菜單欄TOOL→select hardware，選擇測(cè)試臺(tái)邊掃仿真器件PCI-410；

2)通過(guò)程控直流電源給被測(cè)板和適配板供電；

3)給被測(cè)板加電后選擇邊掃工程文件下的action，單擊buile-run，執(zhí)行測(cè)試并查看結(jié)果。

4 測(cè)試結(jié)果與分析

為了便于測(cè)試程序的自動(dòng)化運(yùn)行，通過(guò)主控計(jì)算機(jī)專(zhuān)用測(cè)試軟件，對(duì)Scanwork軟件進(jìn)行二次集成開(kāi)發(fā)，自動(dòng)調(diào)用程控直流電源進(jìn)行供電，自動(dòng)調(diào)用邊界掃描測(cè)試程序執(zhí)行并上傳測(cè)試結(jié)果。被測(cè)電路板最終測(cè)試報(bào)表如圖7所示：第1～3項(xiàng)為電路板供電測(cè)試，首先判斷電路板正常工作的功率是否滿足要求；第4～5項(xiàng)為被測(cè)電路板和適配板上的邊掃器件的掃描鏈路測(cè)試，檢查邊掃器件是否有故障；第6項(xiàng)為互聯(lián)測(cè)試，檢查邊掃器件互聯(lián)和邊掃器件與有模型的非邊掃器件的互聯(lián)，判斷互聯(lián)測(cè)試的元器件有無(wú)開(kāi)短路、固高固低或者橋接等故障；第7～42項(xiàng)為用戶自定義測(cè)試，通過(guò)編寫(xiě)測(cè)試腳本檢查沒(méi)有模型的非邊掃器件的功能是否正常；第43項(xiàng)為存儲(chǔ)器測(cè)試。每一項(xiàng)測(cè)試記錄均設(shè)定測(cè)試結(jié)果的合格判據(jù)，自動(dòng)給出測(cè)試結(jié)果，可為電路板功能測(cè)+ 試和故障診斷提供有力支撐。

圖7 被測(cè)電路板測(cè)試報(bào)表

為了進(jìn)一步驗(yàn)證測(cè)試程序的有效性，通過(guò)人為焊接方式制造了3處XC4013E的IO引腳短路故障、1處存儲(chǔ)器地址引腳短路故障和1處總線緩沖芯片的開(kāi)路故障。通過(guò)測(cè)試程序執(zhí)行，均成功檢測(cè)出故障并定位故障位置，進(jìn)一步驗(yàn)證了邊界掃描測(cè)試系統(tǒng)設(shè)計(jì)的正確性。

5 結(jié)束語(yǔ)

本文提出的邊界掃描測(cè)試系統(tǒng)設(shè)計(jì)方法，適用于不利用外部信號(hào)源、信號(hào)采集設(shè)備的條件下，僅依靠主控計(jì)算機(jī)、邊界掃描測(cè)試軟件、邊界掃描硬件套件以及供電電源，通過(guò)設(shè)計(jì)專(zhuān)用測(cè)試適配板開(kāi)展被測(cè)電路的全流程測(cè)試。通過(guò)實(shí)際測(cè)試，驗(yàn)證了設(shè)計(jì)的可行性，為數(shù)字電路板和簡(jiǎn)單的數(shù)?；旌想娐钒宓臏y(cè)試提供了實(shí)用的測(cè)試方法和手段，具有很好的應(yīng)用價(jià)值。不足之處在于，對(duì)于較為復(fù)雜的非邊掃器件和模擬器件的測(cè)試，需要依靠用戶對(duì)器件的清晰把握并編寫(xiě)用戶自定義測(cè)試代碼，對(duì)其本身的技術(shù)能力要求比較高。