經(jīng)典OCL 功放電路削頂失真的實(shí)驗(yàn)研究

方波，黃俊高，盧杰帆，吳堅(jiān)錳

（廣東石油化工學(xué)院 電子信息工程學(xué)院，廣東茂名，525000）

0 引言

在很多電子設(shè)備中，需要功率放大電路作為電路的末級來驅(qū)動某種負(fù)載，要求其具有足夠大的輸出功率。OCL甲乙類低頻功放電路以其低頻性能好、效率高的優(yōu)點(diǎn)而得到廣泛應(yīng)用。一直以來教科書和文獻(xiàn)中都是以雙電源互補(bǔ)對稱推挽結(jié)構(gòu)這種經(jīng)典電路為基礎(chǔ)來進(jìn)行教學(xué)[1～2]。但是在實(shí)際應(yīng)用中，按照這種OCL 電路結(jié)構(gòu)設(shè)計的功率放大器往往會出現(xiàn)動態(tài)范圍小、失真嚴(yán)重、調(diào)試難度大的現(xiàn)象[3]。雖然有不少文獻(xiàn)對功放電路的交越失真問題進(jìn)行了研究[4～6]，但對削波失真問題的研究甚少[7]，本文對此現(xiàn)象進(jìn)行仿真和實(shí)驗(yàn)研究，分析了產(chǎn)生現(xiàn)象的原因，并提出了解決此問題的電路改進(jìn)方案。

1 經(jīng)典功率放大電路存在的理論分析

在一般的經(jīng)典教材或其他文獻(xiàn)中[1～2]，工作于甲乙類狀態(tài)的經(jīng)典雙電源互補(bǔ)對稱功率放大電路（OCL）如圖1 虛線框中所示。在輸入信號的正負(fù)半周，兩個互補(bǔ)對管交替輪流導(dǎo)通和截止，在兩個互補(bǔ)管基極之間串聯(lián)二極管來給電路設(shè)置合適的靜態(tài)工作點(diǎn)以消除交越失真。根據(jù)經(jīng)典理論分析，靜態(tài)時，從正電源+VCC 經(jīng)R1、D1、D2、R2到負(fù)電源-VCC 形成一個直流通路，使T1和T2管均處于臨界導(dǎo)通或微導(dǎo)通（即有一個微小的靜態(tài)電流）狀態(tài)，則當(dāng)輸入交流信號時，就能保證至少有一個管子導(dǎo)通，實(shí)現(xiàn)雙向跟隨，從而達(dá)到消除交越失真的目的。

圖1 經(jīng)典OCL 功率放大電路

如果晶體管與二極管采用同一種材料（如硅），就使得T1和T2的兩個基極之間產(chǎn)生大約1.4V 的電壓，即Vb1b2=VD1+VD2≈ 1.4V。同時也使兩個晶體管的基射極之間均得到大約0.7V 的電壓，就可使T1和T2均處于微導(dǎo)通狀態(tài)。由于電路對稱，靜態(tài)時IC1=IC2，IL=0，Vo=0。動態(tài)（有輸入信號）時，由于二極管的動態(tài)電阻很小，可認(rèn)為T1和T2管的基極電位近似相等，即vb1≈vb2≈vi。動態(tài)時電路的工作原理與乙類電路相同，從而實(shí)現(xiàn)正負(fù)半周的放大。

2 經(jīng)典功率放大電路存在的問題

如果按照上述經(jīng)典電路搭建實(shí)際的功放電路，則往往出現(xiàn)信號動態(tài)范圍小、信號大時發(fā)生嚴(yán)重的削頂失真現(xiàn)象，難以達(dá)到預(yù)期的功率放大效果。

為了測試經(jīng)典OCL 經(jīng)典功放電路存在的問題，本文進(jìn)行了仿真和實(shí)驗(yàn)測試，在圖1 電路前端設(shè)置前置放大電路，電壓放大倍數(shù)設(shè)為10，仿真和實(shí)驗(yàn)選取各主要元器件型號參數(shù)和物理量設(shè)置如表1，因互補(bǔ)對稱OCL 對功放對管的互補(bǔ)對稱性要求嚴(yán)格，仿真模型中功放對管的電流放大倍數(shù)設(shè)為β1=β2=80，實(shí)驗(yàn)選擇β 值盡可能均接近80 的2SC5198 和2SA1941 功放對管。

表1 實(shí)驗(yàn)中各主要元器件型號參數(shù)和物理量設(shè)置

（1）偏置電阻R1和R2固定、輸入信號vi變化時的仿真與實(shí)驗(yàn)測試

采用Multisim14 進(jìn)行仿真[4]，選取 1R和 2R均為1kΩ，改變輸入信號vi的大小，觀察輸出波形，可以得到如圖2(a)和圖2(b)所示仿真波形，圖中三條曲線分別為信號源vi、集成運(yùn)放輸出vo1和功放輸出端vo的波形。其中，圖2(a)為臨界不失真時，輸入信號vim≈ 0.46V所得到的仿真波形，即當(dāng)vim≈ 0.46V時功放電路輸出最大不失真輸出電壓VomM，此時VomM≈4.V5 。通過仿真測試可知，當(dāng)vim<0.46V時，功放電路輸出電壓基本不失真，而當(dāng)vim>0.46V時，功放電路輸出電壓將發(fā)生削頂失真。圖2(b)所示為vim=1.0V時的仿真波形，從圖中可以看出，輸出電壓波形發(fā)生了嚴(yán)重的削頂失真。

圖2 R1 和R2均為1kΩ 輸入信號 vi 變化時的仿真波形

采用同樣的電路進(jìn)行實(shí)驗(yàn)測試，仍然選取R1和R2均為1kΩ，改變輸入信號vi的大小，觀察輸出波形，可以得到如圖3(a)和圖3(b)所示實(shí)驗(yàn)波形，圖中兩條曲線分別為集成運(yùn)放輸出端vo1和功放輸出端vo的波形。其中，圖3(a)為通過實(shí)驗(yàn)測試得到的功放電路最大不失真輸出電壓波形，此時對應(yīng)的輸入信號vim≈ 0.45V，最大不失真輸出電壓Vom≈ 4.17V。圖3(b)為輸入信號vim=1.0V時的輸出波形，可以看出，此時輸出電壓Vo波形已發(fā)生了嚴(yán)重的削頂失真。

圖3 R1和R2均為1kΩ 輸入信號vi變化時的實(shí)驗(yàn)波形

圖2 和圖3 的測試結(jié)果表明，由于模擬電路晶體管參數(shù)影響的復(fù)雜性（仿真和實(shí)驗(yàn)所用晶體管的電流放大系數(shù)不同）導(dǎo)致仿真和實(shí)驗(yàn)測試數(shù)據(jù)略有差異，但是仿真和實(shí)驗(yàn)反映了同樣一個現(xiàn)象：互補(bǔ)對稱功放電路的基極偏置電阻R1和R2選取不當(dāng)時，輸出電壓很容易嚴(yán)重失真，而最大不失真輸出電壓很低，本文電路中±15V 電壓供電、R1和R2取值為1kΩ 時，仿真和實(shí)驗(yàn)測試的最大不失真電壓均不超過4.2V。因此功放電路失去了足夠的功率放大能力。

（2）偏置電阻R1和R2變化時最大不失真輸出電壓的仿真與實(shí)驗(yàn)測試

為了研究偏置電阻對功放輸出的影響，改變偏置電阻R1和R2作為參變量，當(dāng)輸入信號vi變化時，對圖1 所示電路進(jìn)行仿真與實(shí)驗(yàn)測試。

仿真和實(shí)驗(yàn)測試時R1(2R) 分別取為10kΩ、5kΩ、2.5 kΩ、1 kΩ、0.75 kΩ、0.60 kΩ 和0.40 kΩ，改變輸入信號vi的大小，分別確定最大不失真輸出電壓VimM。仿真和實(shí)驗(yàn)測試結(jié)果表明，雖然仿真和實(shí)驗(yàn)電路中因晶體管參數(shù)的不一致性導(dǎo)致測試數(shù)據(jù)略有差異，但是仿真和實(shí)驗(yàn)都反映了同樣一個現(xiàn)象：OCL 功放電路的最大不失真輸出電壓隨著基極偏置電阻R1和R2變化而變化，當(dāng)偏置電阻減小時，最大不失真電壓將有增大趨勢，但是偏置電阻的減小到一定值時（本文中約為0.6 kΩ），最大不失真輸出電壓反而會下降，并且容易造成功放管損壞，這正是經(jīng)典OCL 電路調(diào)節(jié)困難的原因所在。因此，在上述經(jīng)典電路中無論如何改變偏置電阻，所獲得的最大不失真電壓仍然較低，根據(jù)本文電路±15V 電壓供電時，仿真和實(shí)驗(yàn)測試的最大不失真電壓極限分別約為電源電壓的41.5%和40%。

同時，隨著偏置電阻的降低，偏置電阻和晶體管本身的耗散功率將顯著增大。因此上述經(jīng)典功放電路遠(yuǎn)遠(yuǎn)不能達(dá)到理論上不失真最大效率時的條件[1～2]，即VomM≈VCC-VCES，并不能發(fā)揮理論上應(yīng)有的功率放大能力，即不能實(shí)現(xiàn)最大輸出功率，實(shí)際最大效率與理論最大值也相差甚遠(yuǎn)。

3 經(jīng)典功率放大電路失真現(xiàn)象分析

發(fā)生上述經(jīng)典OCL功放電路輸出電壓很容易嚴(yán)重失真、最大不失真輸出電壓遠(yuǎn)低于電源電壓的原因可從電路上進(jìn)行定量和定性分析，電路如圖1 所示。

由于電路對稱，故以信號正半周為例進(jìn)行分析。靜態(tài)時，忽略其他次要因素，有

有動態(tài)信號輸入時，設(shè)vo1為正半周，則A 點(diǎn)電位上升，B1點(diǎn)電位亦上升，iR1和iD1減小，VBE1和iB1增大，E 點(diǎn)電位上升，但VA>VE>0,T1導(dǎo)通，T2截止，iE1≈ 0，iE1≈iRL。

當(dāng)iD1減小到接近于0 時，D1截止，iR1=iB1，此時有：iR1XR1+VBE1+(1+β)iR1XRL=VCC，故有：

此時，若VA即vo1繼續(xù)增大，則iR1、iE1、iRL和VB、VE（即VO）將不再增大，即輸出波形出現(xiàn)削頂失真，因此R1所對應(yīng)失真時的輸出電壓最大值，亦近似為不失真時的最大輸出電壓峰值：

對圖1 電路進(jìn)行仿真測試，設(shè)置輸入信號幅值vim=10V，R1=R2=1k?,β1=β2=80，圖4(a)所示為圖1 電路中A、B1、B2和E 點(diǎn)對地電壓的仿真波形，圖4(b)所示為iR1和iB1的1? 轉(zhuǎn)換電壓波形。由圖4(a)可以看出，正半周削頂失真時的輸出電壓vo值VomM（仿真）≈4.875V，而上述理論分析計算值（理論）≈4.72V。由圖4(b)可以看出，發(fā)生削頂失真期間剛好是偏置電阻電流減小、晶體管基極電流增大到二者相等的區(qū)間，即抗交越失真二極管發(fā)生截止期間?？梢?，仿真波形和數(shù)據(jù)與上述理論分析是基本吻合的。

圖4 經(jīng)典功率放大電路失真現(xiàn)象仿真分析

4 經(jīng)典OCL 功率放大電路的改進(jìn)與仿真和實(shí)驗(yàn)驗(yàn)證

4.1 經(jīng)典OCL 功率放大電路的改進(jìn)

通過上述理論與仿真分析可知，經(jīng)典功放電路產(chǎn)生失真現(xiàn)象的主要原因在于，隨著輸入信號的增大，用于克服交越失真的二極管的電流逐漸減小直至為零，二極管發(fā)生截止，功放管電壓電流達(dá)到恒定而不再隨輸入信號變化而變化。因此，解決此問題的方案有兩個：一是增大二極管電流，即減小偏置電阻。仿真和實(shí)驗(yàn)數(shù)據(jù)表明這種方案在一定的程度上可以提高最大不失真電壓值，但不能根本解決問題。二是改進(jìn)電路結(jié)構(gòu)，本文提出的電路改進(jìn)方案是：在經(jīng)典OCL 功放電路中兩個二極管D1、D2兩端分別并聯(lián)電容C1和C2，如圖5 所示。

圖5 功放改進(jìn)電路

靜態(tài)時，與圖1 所示經(jīng)典功放電路相同，設(shè)置合適的靜態(tài)工作點(diǎn)，使T1和T2管均處于臨界導(dǎo)通或微導(dǎo)通狀態(tài)，在此電路中，偏置電阻R1和R2可以設(shè)為較大值，D1、D2中有一個微小的靜態(tài)電流，D1、D2、T1和T2的發(fā)射結(jié)兩端均有一個克服交越失真的微小壓降VBEO，VC1≈VC2≈VBEO。因電路設(shè)置對稱，故靜態(tài)時A 點(diǎn)和E 點(diǎn)均為零電位。

動態(tài)時，設(shè)vi處于正半周，A 點(diǎn)電位上升，B 點(diǎn)電位隨之上升 (VB=VA+VC1)，iR1逐漸減小，iB1增大，T1導(dǎo)通，E點(diǎn)電位上升。同時，VA>VE，并且T2截止。當(dāng)VA足夠高，T1需要提供足夠大的基極電流時，將由C1存儲的電荷補(bǔ)充，1C將起到耦合信號的作用，因C1容量足夠大，阻抗很?。ㄈ?7μF 電容100Hz 時容抗約為34Ω，相對功放自身的千歐級輸入電阻而言可忽略），并且可保證C1上的壓降維持基本恒定(VBEO)，D1始終保持微導(dǎo)通狀態(tài)，不存在經(jīng)典電路中因電流減小而截止的情況，因此A、B1、E 和B2點(diǎn)電位都可隨vi的增大而上升到很高。當(dāng)vi處于負(fù)半周時，亦可做同樣的分析，故輸出電壓vo的正負(fù)半周均可達(dá)到很大的幅值而不發(fā)生削頂失真，從而克服了經(jīng)典OCL 功放電路的缺陷。

4.2 改進(jìn)型OCL 功率放大電路的仿真和實(shí)驗(yàn)驗(yàn)證

根據(jù)圖5 改進(jìn)型電路進(jìn)行仿真和實(shí)驗(yàn)驗(yàn)證。仿真和實(shí)驗(yàn)電路中，取R1=R2=2k?，C1=C2=47μF，β1=β2=100，調(diào)節(jié)vim，使得不失真輸出電壓vo幅值達(dá)到最大。圖6 所示為仿真波形，圖中，三條曲線分別為圖5 電路中vi、vo的波形以及驅(qū)動信號波形，仿真測得不失真輸出電壓VomM約為11.2V。圖7 所示為實(shí)驗(yàn)波形，圖中兩條曲線分別為圖5 電路中vi和vo實(shí)驗(yàn)波形，實(shí)驗(yàn)測得不失真輸出電壓VomM可達(dá)11.2V。適當(dāng)選取互補(bǔ)對管的電流放大倍數(shù)，使得仿真和實(shí)驗(yàn)電路參數(shù)基本一致，可以得到吻合度很高的仿真實(shí)驗(yàn)測試結(jié)果。如改善驅(qū)動電路和電源等其他電路性能，不失真輸出電壓可進(jìn)一步提高[1]。

圖6 功放改進(jìn)電路效果仿真測試

圖7 功放改進(jìn)電路效果實(shí)驗(yàn)測試

從圖6、圖7 仿真和實(shí)驗(yàn)波形可以看出，通過對經(jīng)典OCL 功放電路的改進(jìn)，削頂失真現(xiàn)象得到了很好地解決，功放電路的不失真動態(tài)范圍得到有效擴(kuò)大，電路的效率可以得到充分提升，在本文所選取的元器件型號參數(shù)的情況下改進(jìn)型功放電路效率可提升到58.6%，而且改進(jìn)型電路可選取較大的偏置電阻，進(jìn)一步提高了輸入電阻[1～2]，降低了電路功耗，并提高了實(shí)際電路的可靠性。

圖8 和圖9 是分別根據(jù)圖5 的改進(jìn)電路在上述相同條件下，調(diào)節(jié)vim=5V測得的B1點(diǎn)和A 點(diǎn)對地電壓仿真和實(shí)驗(yàn)波形。從圖8 和圖9 可以看出，整個信號周期內(nèi)B1點(diǎn)電位始終高于A 點(diǎn)電位（仿真約為650mV，實(shí)驗(yàn)約為670mV），這表明，改進(jìn)型功放電路中二極管因并聯(lián)電容，一方面其兩端保持正偏電壓而始終處于導(dǎo)通狀態(tài)，其克服交越失真的優(yōu)越性能仍得到保留，另一方面并聯(lián)電容的容抗很小且與二極管導(dǎo)通時的動態(tài)電阻并聯(lián)而使得OCL 電路優(yōu)越的低頻特性得到保留和加強(qiáng)。在此基礎(chǔ)上，在功放電路中引入包含功放輸出級的大環(huán)路負(fù)反饋，輸出電壓波形的非線性失真必將進(jìn)一步得到改善。

圖8 B1 點(diǎn)和A 點(diǎn)對地電壓仿真波形

圖9 B1 點(diǎn)和A 點(diǎn)對地電壓實(shí)驗(yàn)波形

5 結(jié)語

本文針對經(jīng)典OCL 功放電路存在的嚴(yán)重削波失真、要保證不失真又會導(dǎo)致動態(tài)范圍小、輸出功率小、效率低的問題進(jìn)行了仿真和實(shí)驗(yàn)測試，通過理論分析經(jīng)典功放電路削波失真的機(jī)理，提出了對經(jīng)典電路進(jìn)行改進(jìn)的方案，即在抗交越失真二極管兩端并聯(lián)耦合大電容的方式，克服了經(jīng)典OCL 功放電路的上述缺陷，仿真和實(shí)驗(yàn)結(jié)果表明，本文改進(jìn)的功放電路方案是有效的、可行的，對于OCL 功率放大電路理論和實(shí)驗(yàn)教學(xué)及工程設(shè)計應(yīng)用具有指導(dǎo)意義，對OTL 功放電路的改進(jìn)也有借鑒作用。