面向5G 智能電網(wǎng)的高精度時(shí)鐘在線實(shí)時(shí)同步方法

韓子媛，王 軒，秦靖堯，王 瞧，許 巖

（1.中國(guó)電建集團(tuán)河南省電力勘測(cè)設(shè)計(jì)院有限公司，河南鄭州 450000；2.河南工業(yè)大學(xué)電氣工程學(xué)院，河南鄭州 450001）

5G 智能電網(wǎng)[1-3]需要統(tǒng)一的時(shí)間基準(zhǔn)、精確的時(shí)間信息為實(shí)現(xiàn)“樞紐型、平臺(tái)型、開放型”電力物聯(lián)網(wǎng)保駕護(hù)航。智能電網(wǎng)中信號(hào)同步采樣、設(shè)備故障檢測(cè)及協(xié)調(diào)控制等均對(duì)時(shí)鐘同步系統(tǒng)提出了高精度需求[4-6]。

目前，研究者多采用IEEE1588 精確時(shí)間同步協(xié)議[7-9]完成主從節(jié)點(diǎn)時(shí)差測(cè)量，基于PID 反饋控制方法調(diào)節(jié)從節(jié)點(diǎn)時(shí)鐘，以與主節(jié)點(diǎn)時(shí)鐘保持同步，如基于神經(jīng)網(wǎng)絡(luò)的PID 時(shí)鐘控制算法[10-11]、基于模糊邏輯的PI 時(shí)鐘控制算法[12-13]。為了進(jìn)一步提高時(shí)鐘同步性能，遺傳算法（GA）[14]、粒子群優(yōu)化（PSO）[15]、天牛須搜索[16]等方法被用于PID 控制器參數(shù)的整定和優(yōu)化。以上研究中：①多側(cè)重于PID 控制器參數(shù)優(yōu)化；②多采用時(shí)鐘誤差狀態(tài)的一次多項(xiàng)式模型，未充分考慮時(shí)鐘相位誤差、頻率誤差、鐘漂的影響；③實(shí)際工程應(yīng)用中主從節(jié)點(diǎn)多采用DSP/ARM+FPGA 物理架構(gòu)，以上智能算法存在計(jì)算耗時(shí)、算法復(fù)雜度高等缺點(diǎn)，不利于在FPGA 等物理平臺(tái)上實(shí)現(xiàn)。

為此，該文提出一種面向5G 智能電網(wǎng)的高精度時(shí)鐘在線實(shí)時(shí)同步方法，并建立其數(shù)字實(shí)現(xiàn)模型，實(shí)現(xiàn)納秒級(jí)主從節(jié)點(diǎn)時(shí)鐘同步精度，支撐工程實(shí)踐應(yīng)用。

1 時(shí)鐘狀態(tài)建模

為了實(shí)現(xiàn)5G智能電網(wǎng)中主從節(jié)點(diǎn)的時(shí)鐘同步，需要建立精確的時(shí)鐘狀態(tài)模型。表征時(shí)鐘穩(wěn)定性的因素主要包含時(shí)鐘相位誤差、頻率誤差和頻率漂移。故采用二次多項(xiàng)式建立時(shí)鐘狀態(tài)模型，如式（1）所示：

式中，θ、γ和α分別為主從節(jié)點(diǎn)間時(shí)鐘相位誤差、頻率誤差和頻率漂移，Tu為時(shí)鐘同步系統(tǒng)的更新時(shí)間（調(diào)整間隔）。

2 時(shí)鐘在線實(shí)時(shí)同步方法

面向5G 智能電網(wǎng)的高精度時(shí)鐘同步方法采用一種由時(shí)差測(cè)量、時(shí)鐘狀態(tài)估計(jì)、環(huán)路濾波器和全數(shù)字時(shí)鐘生成單元構(gòu)成的時(shí)鐘反饋控制環(huán)路，實(shí)現(xiàn)主從節(jié)點(diǎn)間時(shí)鐘同步。系統(tǒng)框圖如圖1 所示。

圖1 時(shí)鐘同步系統(tǒng)框圖

具體原理如下：

1）時(shí)差測(cè)量單元

時(shí)差測(cè)量單元采用IEEE1588 協(xié)議獲取主從節(jié)點(diǎn)時(shí)差ΔT。由主從節(jié)點(diǎn)間時(shí)差，可得主從節(jié)點(diǎn)間相位誤差為：

式中，f0為系統(tǒng)標(biāo)稱頻率。將主從節(jié)點(diǎn)間相位誤差θ作為時(shí)鐘狀態(tài)估計(jì)單元的觀測(cè)量。

2）時(shí)鐘狀態(tài)估計(jì)單元

為了降低時(shí)鐘測(cè)量噪聲對(duì)時(shí)鐘同步精度的影響，采用卡爾曼濾波（Kalman Filter，KF）對(duì)時(shí)鐘狀態(tài)進(jìn)行濾波估計(jì)。將時(shí)鐘狀態(tài)模型（式（1））作為KF 濾波的狀態(tài)方程，表示為：

式中，A為3×3 的狀態(tài)轉(zhuǎn)移矩陣；ωk為狀態(tài)向量噪聲，其協(xié)方差矩陣為KF 濾波的過程噪聲Q，=[θkγkαk]T表示tk時(shí)刻的狀態(tài)向量。

時(shí)鐘狀態(tài)估計(jì)的觀測(cè)方程為：

式中，zk=θ=2πf0ΔT由時(shí)差測(cè)量單元計(jì)算得到；H=[1 0 0] 為1×3 的設(shè)計(jì)矩陣；vk為測(cè)量噪聲，其協(xié)方差矩陣為KF 濾波的測(cè)量噪聲R。

3）環(huán)路濾波器單元

環(huán)路濾波器單元采用一階FLL 輔助的PLL 濾波器（圖2），以保證環(huán)路有足夠大的頻率牽引能力和足夠高的時(shí)鐘輸出精度，輸出用以調(diào)整從節(jié)點(diǎn)時(shí)鐘。

圖2 一階FLL輔助的二階PLL濾波器

環(huán)路濾波器中二階PLL 濾波器的數(shù)字域表達(dá)式為：

其環(huán)路增益K1和K2的計(jì)算方法如下：

式中，BL為二階PLL 濾波器的單邊等效噪聲帶寬，ωP為自然振蕩角頻率，ξ為阻尼系數(shù)。

4）全數(shù)字時(shí)鐘生成單元

全數(shù)字時(shí)鐘單元（圖3）采用脈沖抑制技術(shù)（Dither code）和電荷泵鎖相環(huán)（Phase Locked Loop，PLL）實(shí)現(xiàn)高質(zhì)量參考頻率的再生，以與主節(jié)點(diǎn)時(shí)鐘保持同步。圖3 中，fOSC為從節(jié)點(diǎn)時(shí)鐘，Δf為頻率調(diào)整量為從節(jié)點(diǎn)時(shí)鐘同步后的目標(biāo)頻率。

圖3 全數(shù)字時(shí)鐘生成

由于PLL 和抖動(dòng)碼（Dither code）不影響數(shù)字振蕩器（NCO）的輸出頻率值，因此全數(shù)字時(shí)鐘生成單元本質(zhì)上是一個(gè)NCO。因此，將全數(shù)字時(shí)鐘生成單元等效建模為系數(shù)為2πTu的累加器，如圖4 所示。

圖4 數(shù)字振蕩器

3 系統(tǒng)仿真與驗(yàn)證

利用Matlab simulink 工具包構(gòu)建時(shí)鐘同步方法的數(shù)字仿真模型（圖5）對(duì)主從節(jié)點(diǎn)時(shí)鐘同步性能進(jìn)行仿真驗(yàn)證。“clk_m”模塊用于生成主時(shí)鐘相位；從節(jié)點(diǎn)時(shí)鐘相位是由初始參考頻率與由環(huán)路濾波輸出的偏置參考頻率之和的累積產(chǎn)生；模型中開關(guān)“Switch”用于控制仿真狀態(tài)，可以觀察主從時(shí)鐘同步環(huán)路由開環(huán)狀態(tài)（主從時(shí)鐘不同步）到閉環(huán)狀態(tài)（主從時(shí)鐘同步）的變化過程。開環(huán)狀態(tài)下，環(huán)路濾波器的輸入被強(qiáng)制為零。

圖5 時(shí)鐘同步數(shù)字實(shí)現(xiàn)模型

仿真設(shè)置中，假設(shè)從節(jié)點(diǎn)的初始偏置參考頻率為1 Hz，在8.6 s 后進(jìn)入閉環(huán)狀態(tài)。為了觀察時(shí)差的變化，主節(jié)點(diǎn)的偏置參考頻率在前7.6 s 為0.5 Hz（鐘漂為0.01 Hz/s），然后將其改為3 Hz。

圖6 給出了主節(jié)點(diǎn)和從節(jié)點(diǎn)的時(shí)鐘同步仿真結(jié)果。在整個(gè)仿真過程中，主時(shí)鐘獨(dú)立運(yùn)行，而從節(jié)點(diǎn)時(shí)鐘階段僅在開環(huán)狀態(tài)下自由運(yùn)行。由圖可知，在閉環(huán)狀態(tài)下，從節(jié)點(diǎn)的時(shí)鐘相位會(huì)嘗試跟蹤主節(jié)點(diǎn)的時(shí)鐘相位。兩條曲線重合意味著實(shí)現(xiàn)了時(shí)間同步。

圖6 主從時(shí)鐘相位比較

主從節(jié)點(diǎn)間進(jìn)行無線通信測(cè)量，節(jié)點(diǎn)間時(shí)差測(cè)量噪聲影響時(shí)鐘同步精度。圖7 給出了不同載噪比（Carrier Noise Ratio，CNR）條件下的時(shí)鐘同步精度，其時(shí)鐘同步精度統(tǒng)計(jì)結(jié)果如表1 所示。由表1 可知，隨著載噪比降低，主從節(jié)點(diǎn)間時(shí)鐘同步精度衰減；載噪比在65～95 dBHz 范圍內(nèi)變化時(shí)，主從節(jié)點(diǎn)間時(shí)鐘同步精度（標(biāo)準(zhǔn)差）在ns 級(jí)。

表1 時(shí)鐘同步精度

4 結(jié)論

該文提出了一種面向5G 智能電網(wǎng)的主從節(jié)點(diǎn)時(shí)鐘在線實(shí)時(shí)同步方法：首先，分析時(shí)鐘特性，建立時(shí)鐘模型；然后，采用卡爾曼濾波對(duì)時(shí)鐘狀態(tài)（相位誤差、頻率誤差和鐘漂）進(jìn)行估計(jì)，降低噪聲對(duì)時(shí)鐘同步精度的影響；接著，采用一階FLL 輔助的二階PLL 環(huán)路濾波器，保證環(huán)路有足夠大的頻率牽引能力和足夠高的時(shí)鐘輸出精度；最后，環(huán)路濾波器輸出控制量驅(qū)動(dòng)調(diào)節(jié)從節(jié)點(diǎn)時(shí)鐘，與主時(shí)鐘保持同步。系統(tǒng)性地構(gòu)建了時(shí)鐘同步方法的數(shù)字實(shí)現(xiàn)模型，仿真結(jié)果表明，主從節(jié)點(diǎn)通信載噪比在65～95 dBHz 范圍內(nèi)變化時(shí)，主從節(jié)點(diǎn)可實(shí)現(xiàn)ns級(jí)時(shí)鐘同步精度，滿足5G 智能電網(wǎng)的高精度時(shí)鐘同步需求。