雙通道零漂移精密集成運算放大器設(shè)計

楊朝輝， 李 文， 馬 奎，2，3， 楊發(fā)順，2，3

（1 貴州大學(xué)大數(shù)據(jù)與信息工程學(xué)院， 貴陽 550025； 2 貴州大學(xué)半導(dǎo)體功率器件可靠性教育部工程研究中心， 貴陽 550025；3 貴州大學(xué)貴州省微納電子與軟件技術(shù)重點實驗室， 貴陽 550025）

0 引 言

零漂移運放是精密運算放大器的一種，通過加入自穩(wěn)零／斬波結(jié)構(gòu)大幅度降低電路的輸入失調(diào)電壓及對應(yīng)溫漂，其最大特點是輸入失調(diào)電壓隨溫度漂移較小［1］。 零漂移精密運算放大器由于在失調(diào)、溫漂等方面的優(yōu)異表現(xiàn)，廣泛應(yīng)用于高性能、高精度領(lǐng)域。 可以應(yīng)用于醫(yī)療電子、測量儀表、汽車電子、工業(yè)自動化設(shè)備等領(lǐng)域［2］。

目前，零漂移精密運放正朝著低功耗、軌到軌、低失調(diào)、高電壓和低輸入偏置電流的方向發(fā)展［3］。本文設(shè)計了一款雙通道、低失調(diào)、軌到軌的零溫漂運算放大器。 采用自調(diào)零結(jié)構(gòu)，實現(xiàn)了極低的輸入失調(diào)電壓及失調(diào)電壓溫度漂移；采用NMOS 差分對和PMOS 差分對并聯(lián)作為輸入級，浮動classAB 作為輸出級，實現(xiàn)了軌對軌輸入輸出［4－6］。

1 電路結(jié)構(gòu)分析

1.1 整體電路結(jié)構(gòu)

本設(shè)計為一款數(shù)?；旌想娐罚M模塊包含振蕩器、基準(zhǔn)偏置電路、放大器電路，數(shù)字模塊包括非交疊時鐘電路及開關(guān)電路，整體以模擬電路為主。電路為雙通道運算放大器，通道之間實現(xiàn)的功能和性能一致。 整體功能結(jié)構(gòu)如圖1 所示。

圖1 整體結(jié)構(gòu)框圖Fig. 1 Overall structure diagram

電路包含一個共用的公共模塊，由基準(zhǔn)偏置電路、環(huán)形振蕩器電路、非交疊時鐘電路構(gòu)成。 其中，基準(zhǔn)偏置電路提供基準(zhǔn)電壓VREF和基準(zhǔn)電流IREF，基準(zhǔn)電流決定整體電路的工作電流及功耗，環(huán)形振蕩器產(chǎn)生1 路穩(wěn)定的方波信號，經(jīng)過時鐘電路及開關(guān)電路產(chǎn)生2 組開關(guān)信號，分別用于控制雙通道輔助運放。

1.2 自調(diào)零技術(shù)分析

自動調(diào)零是一種自動降低放大器失調(diào)電壓的技術(shù)［7］。 由1 個主放大器和1 個調(diào)零放大器組成，由于每個放大器都會產(chǎn)生1 個輸入失調(diào)電壓，因此在分析時將其失調(diào)電壓等效為與同相輸入端串聯(lián)的直流電壓源。 自調(diào)零功能框圖如圖2 所示。 圖2 中，A和B分別表示調(diào)零運算放大器和主運算放大器，因此與其對應(yīng)的輸入失調(diào)電壓為VOSA和VOSB，開環(huán)增益為AA和AB；調(diào)零運算放大器與主運算放大器均為三端輸入，多出來的輸入端屬于輔助輸入端，用開環(huán)增益－ BA、BB來表示。

圖2 自調(diào)零功能框圖Fig. 2 Self－zeroing functional block diagram

放大器中有2 種工作階段：自調(diào)零階段和放大階段，工作階段的選擇由開關(guān)來決定。

在圖2（a）的調(diào)零階段，開關(guān)?A閉合，開關(guān)?B斷開，調(diào)零放大器的反相輸入端與正相輸入端短接，此時調(diào)零放大器獨立出信號路徑，正相輸入端的輸入失調(diào)電壓VOSA通過運算放大器閉環(huán)反饋網(wǎng)絡(luò)放大，在調(diào)零運算放大器輸出端和電容CM1上產(chǎn)生的電壓為：

即調(diào)零放大器的失調(diào)電壓與一個增益因數(shù)的乘積出現(xiàn)于調(diào)零放大器的輸出端電容CM1上。

在圖2（b）的放大階段中，開關(guān)?A斷開，開關(guān)?B閉合，調(diào)零放大器正常接入信號路徑，此時調(diào)零階段已經(jīng)把調(diào)零運算放大器的失調(diào)電壓存儲在電容CM1上、表示為VNA，此時調(diào)零運算放大器的輔助輸入端的電壓也為VNA， 基本上能抵消任何來自調(diào)零放大器的誤差，輸入電壓VIN與輸入失調(diào)電壓VOSA在輸出端產(chǎn)生的電壓為：

化簡式（2），可得：

由式（3）可以看出，調(diào)零運算放大器的失調(diào)電壓被修正，減小了 (1＋BA) 倍。 電容CM2上的電壓VNB＝VOA，使得主放大器的輸出電壓成了整體放大器的輸出電壓。 輸出電壓VOUT可以表示為：

由于BA ＞＞1，AA BB ＞＞AB，所以取1＋BA近似為BA，令A(yù)A＝AB，BA＝BB，合并同類項后可得：

AA BA為整體放大器的開環(huán)增益。 為理解VOSA和VOSB與整個放大器的整體有效輸入失調(diào)電壓的關(guān)聯(lián)關(guān)系，建立通用放大等式：

其中，VOS，EFF為有效輸入失調(diào)電壓，結(jié)合式（5）、式（6）有：

結(jié)果表明，主放大器和調(diào)零放大器的失調(diào)電壓將會降低BA倍，使得整體電路的輸入失調(diào)電壓降低至亞微伏級別。 實現(xiàn)了極低的輸入失調(diào)電壓。

1.3 自調(diào)零電路實現(xiàn)

乒乓架構(gòu)［8－10］自動調(diào)零運算放大器，由2 個完全一樣的調(diào)零運算放大器及相應(yīng)的開關(guān)網(wǎng)絡(luò)，與1個主運算放大器組成，開關(guān)網(wǎng)絡(luò)控制信號路徑在2個調(diào)零運算放大器之間來回切換。 乒乓定義的由來也正是因為2 條通路不斷交替地切換工作狀態(tài)。

乒乓架構(gòu)自動調(diào)零運算放大器的結(jié)構(gòu)如圖3 所示。 圖3 中，AB為主放大器，A1、A3、A6為輔助放大器，A2、A4、A5為一級全差分放大電路。?1和?2為開關(guān)電路，整體運放的性能指標(biāo)由主放大器AB保證，輔助放大器、開關(guān)電路及全差分放大電路負(fù)責(zé)整體運放失調(diào)電壓的實時修正。 時鐘電路產(chǎn)生四路時鐘信號，來控制不同時序下的開關(guān)，實現(xiàn)對輔助放大器的時序控制，從而確保自調(diào)零功能的實現(xiàn)。

圖3 自調(diào)零運算放大器示意圖Fig. 3 Schematic diagram of self－zeroing operational amplifier

相較于傳統(tǒng)的自動調(diào)零運算放大器，乒乓架構(gòu)能保證信號處理的連續(xù)性，同時有效地避免互調(diào)失真，而且能夠?qū)崿F(xiàn)非常低的輸入失調(diào)電壓漂移，進而能夠應(yīng)用在對精度要求很高的系統(tǒng)中。

2 模塊電路設(shè)計

2.1 啟動電路與基準(zhǔn)電路設(shè)計

啟動與基準(zhǔn)電路如圖4 所示。 圖4 中，在上電的瞬間，M1的柵極為低電平，因此M1導(dǎo)通并將M2柵極上拉至高電平，形成一條自VDD到地的電流通路，進而使得整個帶隙基準(zhǔn)電路擺脫簡并偏置零點?；鶞?zhǔn)電路采用標(biāo)準(zhǔn)帶隙結(jié)構(gòu)，M1～M4組成簡單放大器電路，該電路結(jié)構(gòu)使得IC1與IC2能夠不斷地“自舉”，最終保持IC1＝IC2，IC1與IC2的大小與電源電壓無關(guān)，而是由雙極型晶體管與電阻R2決定，其值為：

圖4 啟動與基準(zhǔn)電路圖Fig. 4 Start and reference circuit diagram

M5、M6和M9組成的PMOS 電流鏡，可以保證Q1～Q3的集電極電流相等，因此帶隙基準(zhǔn)電壓的大小為：

其中，VT為熱電壓，一般取26 mV；N為發(fā)射極面積之比。

2.2 振蕩器電路設(shè)計

本文所設(shè)計的振蕩器為環(huán)形振蕩器，輸出一路穩(wěn)定的方波信號，為后續(xù)開關(guān)控制信號提供參考時鐘，振蕩器頻率由各級電路中的充放電電流和各級電容共同決定，其電路結(jié)構(gòu)如圖5 所示。

圖5 振蕩器電路圖Fig. 5 Oscillator circuit diagram

其工作原理如下。 在上電啟動的瞬間，第1 級的輸入為低電平0 V，輸出為高電平VDD， 第2 級的輸出為低電平，第3 級的輸出為高電平，第4 級的輸出為低電平，第5 級的輸出為高電平。 當(dāng)上電穩(wěn)定后，振蕩器的第一級輸出對第1 級電容C1充電，這導(dǎo)致第1 級的輸出電壓下降，當(dāng)?shù)? 級的輸出電壓下降到第2 級的翻轉(zhuǎn)電壓時，第2 級輸出電壓發(fā)生反轉(zhuǎn)，變?yōu)楦唠娖?，此后? 級輸出對第2 級電容C2充電。 此后的過程與前2 級的工作過程類似。

對于本文中設(shè)計的5 級振蕩器，產(chǎn)生的振蕩周期可以表示為：

其中，TDN為振蕩器中每一級對電容開始充電與達(dá)到下一級的翻轉(zhuǎn)電壓之間的時間間隔，N表示環(huán)形振蕩器的級數(shù)，TD可以按照式（11）計算：

其中，Uinv是每一級的翻轉(zhuǎn)電壓；C為每一級的電容值；Iave為對電容充電時的電流大小。

2.3 非交疊時鐘產(chǎn)生電路設(shè)計

乒乓架構(gòu)自動調(diào)零運算放大器需要工作在兩相非交疊時鐘上，用于自動調(diào)零技術(shù)中控制開關(guān)的非交疊時鐘發(fā)生器如圖6 所示。 該非交疊時鐘發(fā)生器由2 個或非門、11 個非門、2 個傳輸門組成，可以將振蕩器輸出的1 路方波信號，轉(zhuǎn)換成2 組4 路同頻不同相位的方波信號； 其中，OUT1與OUT2為一組反相信號，OUT3與OUT4為一組反相信號，這2 組開關(guān)信號對應(yīng)控制2 個工作階段的切換，由于開關(guān)之間同時閉合時會產(chǎn)生一個很大的漏電流，因此這2組反相信號必須互不交疊。

圖6 非交疊時鐘發(fā)生器Fig. 6 Non－overlapping clock generator

當(dāng)或非門的輸入為高電平時，其輸出為低電平，對于2 個交叉連接的或非門，無論輸入怎樣組合，都不會同時輸出相同電平。 每個反相器改變狀態(tài)需要一點時間，稱之為傳播延遲時間，同時2 個反相器組合后的輸出信號與輸入信號相同，因此inv5 的輸出信號與NOR1 的輸出信號相同，但是在時序上相差2 個反相器的傳播延遲時間，所以NOR1 的輸出信號的改變與NOR2 接受信號的改變存在時間延遲。

設(shè)置傳輸門與反相器具有相同的傳播延遲時間，以保證2 組反相信號能夠在時序上一致。

2.4 主運放電路設(shè)計

本文所設(shè)計的主運算放大器電路結(jié)構(gòu)如圖7 所示。 圖7 中，第1 級為NMOS 差分對和PMOS 差分對結(jié)合跨到恒定控制電路組成的軌到軌輸入級，第2 級為中間求和電路，第3 級為AB 類互補輸出級電路。 主運放設(shè)計能夠?qū)崿F(xiàn)軌對軌共模輸入范圍，軌對軌輸出擺幅從電源電壓到地。 產(chǎn)生一個較高的增益，同時輸出級不產(chǎn)生嚴(yán)重的失調(diào)與噪聲，而且靜態(tài)電流對于電源電壓不敏感，在不同電源電壓下，靜態(tài)電流基本恒定。

圖7 主運放電路圖Fig. 7 Main operational amplifier circuit diagram

圖7 中，M1、M2組成NMOS 差分對，確保電路共模輸入電壓可以低至電源地；M3、M4組成PMOS差分對，確保電路共模輸入電壓可以達(dá)到電源軌；M11～M14和M15～M18分別作為輸入差分對M1、M2和M3、M4的負(fù)載；M11、M21、M22、M28和M17、M23、M24、M27組成2 組跨導(dǎo)線形環(huán)；M13、M14、M15、M16組成電流求和電路；M25、M26組成AB 類輸出結(jié)構(gòu)。

當(dāng)共模輸入電壓變化時，輸入對管的漏極電流改變，從而改變M11和M17的柵源電壓。 當(dāng)共模輸入電壓向負(fù)軌移動時，跨導(dǎo)控制電路會增加IB1的電流，減小IB2的電流。 最終，M11的柵源電壓減小，M17的柵源電壓增大，但是，共模電壓的改變不會影響浮動電流源M27和M28，因為M27與M28總是一個柵源電壓增大，另一個柵源電壓減小。 因此，其靜態(tài)電流基本恒定。

2.5 調(diào)零運放設(shè)計

調(diào)零運算放大器電路如圖8 所示。 圖8 中，輸入級與主運算放大器一樣，通過采用互補差分結(jié)構(gòu)實現(xiàn)軌對軌輸入，同時采用折疊cascode 結(jié)構(gòu)，該結(jié)構(gòu)可以提供一個足夠大的增益，極大地降低整個運算放大器的失調(diào)電壓、1／f噪聲以及漂移；輸出級為帶有共模反饋的差分輸出結(jié)構(gòu)。 其中的晶體管M23、M24、M25、M26與電流源ISS2組成共模反饋電路，一起檢測共模輸出電壓并產(chǎn)生一個與Voc和VCM的差成比例的輸出，這里的，M25由帶隙基準(zhǔn)電路產(chǎn)生的基準(zhǔn)電壓偏置。 假設(shè)共模反饋電路的共模增益為0，可以得出M25的漏極電流為：

圖8 調(diào)零運放電路圖Fig. 8 Zeroing operational amplifier circuit diagram

該電流經(jīng)M26產(chǎn)生共模傳感器輸出電流：

根據(jù)式（13）可以看出，通過M26的電流包括直流項與一個同Voc － VCM成比例的項，電流Icms被鏡像來為運算放大器的差分對產(chǎn)生偏置電流，這個電流控制了共模輸出電壓。

3 參數(shù)仿真及版圖實現(xiàn)

3.1 基準(zhǔn)電路仿真

基準(zhǔn)電路的作用是為運算放大器提供穩(wěn)定的偏置電壓與偏置電流，本文中基準(zhǔn)電路產(chǎn)生的偏置電壓為帶隙基準(zhǔn)電壓，仿真結(jié)果如圖9 所示。

圖9 基準(zhǔn)電壓仿真Fig. 9 Reference voltage simulation

理想的帶隙基準(zhǔn)電壓呈現(xiàn)零溫度系數(shù)特性，現(xiàn)實情況下的帶隙基準(zhǔn)電壓以溫度系數(shù)來衡量帶隙基準(zhǔn)電壓的好壞，一般依據(jù)溫度系數(shù)公式：

經(jīng)過計算可以得到本文所設(shè)計的帶隙基準(zhǔn)電路的溫度系數(shù)為28.61 ppm／℃，滿足精度要求。

3.2 振蕩器與非交疊時鐘仿真

運算放大器電路內(nèi)部的基準(zhǔn)電路與時鐘振蕩器都需要在電源上電后才能正常工作，因此在仿真振蕩器時需要模擬上電瞬間，將電源設(shè)置為階躍信號，對振蕩器與不交疊時鐘信號的Tran 仿真結(jié)果如圖10 所示，第1 條為上電波形，第2 條為振蕩器起振并產(chǎn)生方波信號的波形，剩下4 條為非交疊時鐘信號的波形。

分析仿真結(jié)果可知，隨著上電過程的進行，振蕩器內(nèi)部的電流趨于穩(wěn)定，輸出時鐘信號也逐步穩(wěn)定，產(chǎn)生的時鐘信號的周期為80 μs，可以看出時鐘電路具有較好的工作性能。

3.3 輸入失調(diào)電壓與漂移仿真

在對電路的輸入失調(diào)電壓與漂移進行驗證前，為了驗證自動調(diào)零系統(tǒng)是否起到降低失調(diào)電壓的作用，需要先仿真整個系統(tǒng)本身產(chǎn)生的失調(diào)值，電源電壓VDD固定為5 V，輸入電壓VIN在0～5 V 的范圍內(nèi)進行掃描，其結(jié)果如圖11 所示，其大小8.7 μV，該失調(diào)電壓大小僅僅代表系統(tǒng)固有的失調(diào)電壓，此時自動調(diào)零系統(tǒng)還未工作。

電源電壓設(shè)置為由0 V 上電至5 V 的階躍信號，得到的結(jié)果如圖12 所示。 通過結(jié)果可以明顯地看出，失調(diào)電壓已經(jīng)由原來的值降低了好幾個數(shù)量級，自動調(diào)零系統(tǒng)能夠有效地工作。

圖12 系統(tǒng)失調(diào)電壓仿真結(jié)果Fig. 12 Simulation results of system offset voltage

當(dāng)然，失調(diào)不僅僅包含系統(tǒng)失調(diào)。 還包含了隨機失調(diào)，隨機失調(diào)采用改變運算放大器的輸入管的寬長比，使得運算放大器被人工添加約10 mV 的失調(diào)電壓，選?。?0、25、90、125 ℃四個不同分布的溫度，分別進行瞬態(tài)仿真，結(jié)果如圖13 所示。 選取時序中穩(wěn)定的點，按照失調(diào)電壓溫度漂移的公式計算，可以得到失調(diào)電壓溫度漂移值約為0.007 μV／℃，平均失調(diào)電壓為2.2 μV。 通過對不同工藝角與溫度條件下對失調(diào)電壓的仿真，得到的結(jié)果見表1。

表1 不同條件下失調(diào)電壓仿真結(jié)果Tab. 1 Simulation results of offset voltage under different conditions

圖13 失調(diào)電壓仿真結(jié)果Fig. 13 Simulation results of offset voltage

3.4 輸出擺幅仿真

輸出擺幅定義為靜態(tài)直流輸出電壓為零時，在不產(chǎn)生波形削頂情況下能夠獲得的最大輸出電壓的上下峰值電壓，其仿真結(jié)果如圖14 所示。 通過仿真結(jié)果可得，輸出電壓擺幅15.54 mV～4.981 V，這離2個電源軌都非常接近，實現(xiàn)軌對軌輸出。

圖14 輸出擺幅仿真Fig. 14 Output swing simulation

3.5 其他參數(shù)仿真

整體電路已經(jīng)完成設(shè)計，電路的其他關(guān)鍵參數(shù)仿真數(shù)據(jù)見表2。 通過結(jié)果可以看出，電路各項指標(biāo)均達(dá)到預(yù)期目標(biāo)。

表2 關(guān)鍵參數(shù)仿真結(jié)果Tab. 2 Key parameters simulation results

3.6 版圖實現(xiàn)

此次設(shè)計采用國內(nèi)0.6 μm BCD 工藝進行版圖繪制，如圖15 所示，芯片版圖總面積為1 442×1 385 um， 通過DRC 檢查及LVS 驗證；圖15 中，標(biāo)注A 部分為調(diào)零運算放大器，B、D 部分為輔助運算放大器，C 部分為時鐘電路，E 部分為主運算放大器，F(xiàn) 部分為基準(zhǔn)與振蕩器電路，剩下的則為芯片的其他輔助模塊。

圖15 芯片版圖Fig. 15 Chip layout

4 結(jié)束語

設(shè)計了一種低失調(diào)、零漂移、軌到軌運算放大器芯片，工作電壓5 V，采用數(shù)?；旌想娐穼崿F(xiàn)自動調(diào)零功能，輸入失調(diào)電壓＜3.6 μV，失調(diào)電壓漂移≤0.007 μV／℃，同時具有極佳的電源抑制比、共模抑制比和開環(huán)電壓增益。 已成功完成電路設(shè)計與版圖設(shè)計，通過DRC 檢查及LVS 驗證；整體系統(tǒng)達(dá)到預(yù)期目標(biāo)，性能優(yōu)異。 該芯片可在溫度傳感器、壓力傳感器、熱電偶放大器等精密信號采集領(lǐng)域有著廣泛的應(yīng)用。