基于移動(dòng)終端的口袋實(shí)驗(yàn)系統(tǒng)的研究

張秀

（酒泉職業(yè)技術(shù)學(xué)院，甘肅酒泉，735000）

0 引言

隨著我國互聯(lián)網(wǎng)應(yīng)用技術(shù)的不斷更新，我國的通信行業(yè)也在快速發(fā)展，無線通信技術(shù)能更好滿足大眾對(duì)于通信質(zhì)量的需求，通過不斷優(yōu)化通信質(zhì)量，提升信號(hào)傳輸速度，加強(qiáng)傳輸質(zhì)量，保障傳輸中的安全性，結(jié)合口袋實(shí)驗(yàn)系統(tǒng)完成通信[1]。然而，現(xiàn)如今許多通信設(shè)備中通信電路結(jié)構(gòu)復(fù)雜，設(shè)備運(yùn)行時(shí)消耗的功率大，通信數(shù)據(jù)傳輸速率低使得系統(tǒng)難以達(dá)到最優(yōu)化?，F(xiàn)階段選取口袋實(shí)驗(yàn)系統(tǒng)為設(shè)計(jì)對(duì)象，基于移動(dòng)終端平臺(tái)，增加信道容量，提升信號(hào)傳輸速率，不需要借助載波信號(hào)，減小設(shè)計(jì)芯片面積，減少電力功耗，通過結(jié)合實(shí)際對(duì)該系統(tǒng)進(jìn)行構(gòu)建和分析。

1 移動(dòng)終端的口袋實(shí)驗(yàn)系統(tǒng)

■1.1 線性電源設(shè)計(jì)

芯片連接所有通信接口，通過USВ，LCD，以太網(wǎng)口等接口與之相連。芯片內(nèi)部集成DPS 處理器，同時(shí)主芯片控制ARM8 與SDO9898 之間的通信使用芯片內(nèi)部共存。主控線路框圖如圖1 所示。

圖1 主控電路框圖

由于ARM8 中的運(yùn)行系統(tǒng)為嵌入式Linux 操作系統(tǒng)，實(shí)現(xiàn)按鍵等人機(jī)交互與多個(gè)通信接口相連。在內(nèi)存空間中需要進(jìn)行實(shí)時(shí)調(diào)整[2]。NANFLASH芯片存儲(chǔ)程序及設(shè)備運(yùn)行時(shí)的關(guān)鍵參數(shù)。輸入級(jí)電路將放大器中的外部輸入信號(hào)無失真地耦合進(jìn)放大器中，為后級(jí)的電壓提供一定的增量幫助，同時(shí)采用性能最佳的放大器作為輸入級(jí)，NВV 管差分放大電路圖如圖2 所示。

圖2 NBV 管差分放大電路示意圖

由于輸出信號(hào)程度小，幅值通常為5V 以內(nèi)，通過設(shè)定一個(gè)電阻來取代原電路中的恒流問題。之后，將單個(gè)三級(jí)轉(zhuǎn)換成組合電路進(jìn)行儲(chǔ)備，防止對(duì)應(yīng)的安全問題產(chǎn)生。將集成電阻并聯(lián)一個(gè)PC 網(wǎng)絡(luò)，對(duì)相應(yīng)的低頻信號(hào)進(jìn)行相位補(bǔ)償。通過與35V 穩(wěn)壓二極管1K3547C5 與電阻串聯(lián)產(chǎn)生通過并聯(lián)一個(gè)365μF 的電容來降低電源交流阻抗。低頻信號(hào)的PC相位補(bǔ)償網(wǎng)絡(luò)中選擇352PF 電容與250Ω 電阻組成，選擇對(duì)應(yīng)的合適取值進(jìn)行調(diào)試。由于三極管的基極與射極之間的電壓V1 為常量，取值在0.5V，通過電阻的電流為：

又因?yàn)榱魅肴龢O管基極的電流值可以忽略不計(jì)，所以根據(jù)公式計(jì)算出電阻之間的電流值，得到V1 與V2 之間的電壓差值為：

因?yàn)殡娮柚凳枪潭ǖ乃酝ㄟ^調(diào)節(jié)RV 的值得到最后的電壓差，實(shí)現(xiàn)調(diào)節(jié)功能，使得上下共射電路互相關(guān)聯(lián)，放大輸出全波信號(hào)。

■1.2 示波器電路設(shè)計(jì)

示波器中的直流耦合方式，但電容在電路中具有隔離直流的作用，所以為避免當(dāng)信號(hào)通過電容時(shí)，將直流進(jìn)行隔離，選擇設(shè)計(jì)電容短路。具體的電路圖如圖3 所示。

圖3 耦合方式電路圖

當(dāng)交流耦合中，電容正常運(yùn)行，通過隔離直流的方式完成控制電流，直流耦合后完成短路設(shè)計(jì)。選用光耦繼電器ADI250，通過控制光電耦合完成控能。如果DFG1 引腳為高電平，則1 與2 之間的光電設(shè)備運(yùn)行，3與4 引腳之間運(yùn)行[3]。運(yùn)行時(shí)間通常在0.25ms 中，隔離時(shí)間在0.05ms 中，如果出現(xiàn)時(shí)間不匹配的情況，可以通過軟件延時(shí)的方式進(jìn)行改正。光電設(shè)備允許通過的最大持續(xù)電流為0.22A，運(yùn)行的內(nèi)部電阻為14ohm，同時(shí)，器件控制低電平模擬信號(hào)，在電路中，二極管有相對(duì)的保護(hù)作用，電阻完成限流，減少光耦設(shè)備被損傷的概率。在示波器的輸入端通過衰減信號(hào)使得示波器輸入信號(hào)在恒定范圍內(nèi)，集成兩種繼電器完成輸出端控制，同時(shí)就你行ADS 封裝，控制驅(qū)動(dòng)對(duì)I/O 口電流進(jìn)行方法，阻止繼電器中的反向電動(dòng)勢對(duì)電路產(chǎn)生的改變。選擇接入對(duì)應(yīng)網(wǎng)絡(luò)傳輸時(shí)，輸入信號(hào)通過引腳進(jìn)入左端衰減網(wǎng)絡(luò)，后采用0.1%精度貼片精細(xì)電阻，減少環(huán)境溫度對(duì)電路性能的改變，實(shí)現(xiàn)電壓計(jì)算，根據(jù)阻抗原理，對(duì)上部電阻進(jìn)行運(yùn)算得到的公式為：

下部電阻公式為：

滿足兩部分抗組的等比運(yùn)算公式為：

通過適當(dāng)?shù)难a(bǔ)償，調(diào)節(jié)衰弱曲線使得幅度能達(dá)到其要求，為避免高頻雜波的干擾，設(shè)定四組元器件與后端之間連通，構(gòu)成一個(gè)二階有源濾波器，來消除雜波干擾，選用SD8225 運(yùn)放，1GHz 小信號(hào)帶寬（-3dВ），5200V/μs 高速電壓轉(zhuǎn)換，消除噪聲。由于芯片的電阻輸出值小，在輸出端裝備52Ω 電阻完成阻抗匹配，控制電壓在±1V 之間。通過DS 的輸出對(duì)應(yīng)的數(shù)據(jù)完成對(duì)其控制。電路中，R2 為反饋電阻，R3 為電壓差控制電阻，R13 與R14 與后級(jí)的阻抗匹配。其中，由于調(diào)節(jié)輸出端的電壓值是分壓狀態(tài)，運(yùn)用精細(xì)電阻處理，輸出一組差分對(duì)信號(hào)完成驅(qū)動(dòng)[4]。在布線時(shí)，采用不同走線方法調(diào)整差分網(wǎng)絡(luò)中的長度，減少由于信號(hào)頻率不同而導(dǎo)致的在傳輸線中引入的信號(hào)長度不一造成的延遲。差分信號(hào)可以在相同時(shí)間達(dá)到，傳輸中通過平行線的方式減緩干擾，間距在線寬的2 倍以上，完成信號(hào)調(diào)理，實(shí)現(xiàn)對(duì)示波器電路設(shè)計(jì)。

■1.3 信號(hào)發(fā)生器電路設(shè)計(jì)

移動(dòng)終端接口模塊是由字符型LCD 和鍵盤等組成，在設(shè)備開始運(yùn)行時(shí)完成對(duì)主機(jī)端信息的輸入與呈現(xiàn)。通過主機(jī)端的控制，增加顯示效果，自動(dòng)化方式完成對(duì)數(shù)據(jù)錄入。在信號(hào)發(fā)生電路中完成信號(hào)的合成，電路接收從主機(jī)端接口電路得到信號(hào)，經(jīng)過SDO9898 產(chǎn)生連續(xù)波，經(jīng)放大電壓與功率完成濾波。原理框圖如圖4 所示。

圖4 原理框圖

參考時(shí)鐘源由有源晶振CLF 產(chǎn)生，通過轉(zhuǎn)換器完成對(duì)于信號(hào)的控制。在延遲后可以通過跳線調(diào)整延遲間隔。通過對(duì)時(shí)鐘信號(hào)控制，使得觸發(fā)器R 與參考時(shí)鐘T 完成同步更新，該信號(hào)線進(jìn)入隨機(jī)模塊中的時(shí)間保持一致。時(shí)鐘延遲時(shí)間要按照對(duì)應(yīng)標(biāo)準(zhǔn)進(jìn)行。其中參考電路設(shè)計(jì)圖如圖5 所示。

圖5 參考時(shí)鐘源與全局更新信號(hào)線電路圖

反饋結(jié)構(gòu)進(jìn)行迭代運(yùn)算，在系統(tǒng)時(shí)鐘中，將得到的輸出反饋給得到的接收端，通過同一級(jí)迭代不斷得到對(duì)應(yīng)結(jié)果。經(jīng)歷若干個(gè)時(shí)鐘周期，在流水結(jié)構(gòu)中實(shí)現(xiàn)單獨(dú)運(yùn)算單元，完成數(shù)據(jù)的連續(xù)輸出，在處理中保持高速完成。當(dāng)流水線中的數(shù)據(jù)滿足后，每個(gè)系統(tǒng)時(shí)鐘都會(huì)計(jì)算出對(duì)應(yīng)結(jié)果，占用邏輯單元增多時(shí)需要保持一定精度。增加流水線的級(jí)數(shù)，增加硬件資源的消耗。選用流水線結(jié)構(gòu)，一級(jí)中有3 組并行加減運(yùn)算單元，完成迭代后歸一處理。設(shè)輸入信號(hào)為為信號(hào)形成的兩種極性載波，得到高斯處理后為：

由上述兩個(gè)公式運(yùn)算得到：

通過運(yùn)算得到每次迭代后的旋轉(zhuǎn)角度相位范圍在（-95度，95 度）之間，需要對(duì)輸入的相位角變換象限。在數(shù)據(jù)接收處，實(shí)現(xiàn)載波中射頻信號(hào)進(jìn)行轉(zhuǎn)變，變換頻率變成基帶信號(hào)。通過對(duì)應(yīng)的子載波進(jìn)行變換，在碼元周期內(nèi)通過初始信號(hào)進(jìn)行解調(diào)。相同周期內(nèi)所有的子載波均得到數(shù)據(jù)值為0。反饋線的連接中保持的移位反饋函數(shù)為：

移位設(shè)備隨時(shí)鐘每次通過向右移動(dòng)得到輸出值，并根據(jù)反饋線完成連接后從左側(cè)補(bǔ)充一位，去除全0 狀態(tài)。時(shí)鐘信號(hào)每次翻轉(zhuǎn)，得到的狀態(tài)值都會(huì)隨之改變。重復(fù)多次，完成周期循環(huán)表示為：

2 實(shí)驗(yàn)測試與分析

■2.1 系統(tǒng)脈寬觸發(fā)測試

將高速示波器模塊和系統(tǒng)搭建好后，打開上位機(jī)程序。設(shè)置調(diào)節(jié)信號(hào)源輸出脈寬大小不同的方波信號(hào)，寬脈寬度為320ns，脈寬寬度為85ns，將示波器模塊的時(shí)基擋位為120ns/div。設(shè)置示波器的觸發(fā)電平和觸發(fā)方式為默認(rèn)，觀察示波器是否穩(wěn)定觸發(fā)，再設(shè)置觸發(fā)方式為脈寬觸發(fā)，設(shè)置觸發(fā)上下限和脈寬觸發(fā)方式。通過觀察波形是否穩(wěn)定顯示判斷示波器是否觸發(fā)，具體測試結(jié)果如圖6 所示。

圖6 脈寬顯示波形

當(dāng)輸入脈寬大小不同的方波信號(hào)，波形會(huì)以窄脈寬作為觸發(fā)信號(hào)顯示的同時(shí)，也會(huì)以寬脈寬作為顯示，導(dǎo)致波形顯示不穩(wěn)定，無法有效實(shí)現(xiàn)對(duì)波形的觀察。采用脈寬觸發(fā)方式，采用窄脈寬作為觸發(fā)條件，可以穩(wěn)定顯示波形。

■2.2 輸入功放測試

信號(hào)源頻率為700MHz，功 率為-15dВm。實(shí) 際測試過程中，選擇測試在本振為500MHz，550MHz，600MHz 和650MHz時(shí)的頻點(diǎn)測試結(jié)果，具體如表1所示。

表1 輸入功放電路測試結(jié)果

由實(shí)驗(yàn)結(jié)果可知，在輸入功放在500-650MHz 時(shí)實(shí)際可以有一定的增益，排除到測試線存在的損壞因素，經(jīng)過輸入功放后的本振功率為正數(shù)，均在0dВm 以上，證明實(shí)驗(yàn)滿足要求。

3 結(jié)束語

本文從移動(dòng)終端入手，通過設(shè)計(jì)口袋實(shí)驗(yàn)，探究了基于移動(dòng)終端的口袋實(shí)驗(yàn)系統(tǒng)。但是方法中還存在著不足，例如針對(duì)抑制大功率干擾后的殘留干擾消除問題，脈沖信號(hào)循環(huán)平穩(wěn)特性差異較大的問題。今后應(yīng)更加完善計(jì)算，更加優(yōu)化移動(dòng)終端中的采集功能。同時(shí)應(yīng)提出多種更新示波器技術(shù)干擾抑制方法，并實(shí)現(xiàn)轉(zhuǎn)換器變換數(shù)據(jù)的層級(jí)來節(jié)約資源。通過多角度觀測數(shù)據(jù)變化從而更加完善對(duì)實(shí)驗(yàn)方法的研究。