一種改進(jìn)的等精度轉(zhuǎn)臺角速度測試方法的實(shí)現(xiàn)

常歡，張靜靜，于豐源

（北京長城計(jì)量測試技術(shù)研究所，北京，100095）

0 引言

轉(zhuǎn)臺是慣導(dǎo)系統(tǒng)測試校準(zhǔn)的主要設(shè)備，其技術(shù)指標(biāo)和性能對慣導(dǎo)系統(tǒng)的精度起著十分重要的作用。而轉(zhuǎn)臺的重要指標(biāo)之一就是角速度，角速度測量精度是轉(zhuǎn)臺控制系統(tǒng)精度的保證。角速度測試一直采用定角測時(shí)或定時(shí)測角方法，實(shí)質(zhì)上都是采用長時(shí)間求平均值的方法進(jìn)行測試，控制轉(zhuǎn)臺按規(guī)定的角速度運(yùn)行，穩(wěn)定后，用數(shù)字頻率計(jì)連續(xù)多次測量轉(zhuǎn)臺定角信號，再求出平均值。這種方法的采樣時(shí)間比較長，不能對轉(zhuǎn)速進(jìn)行實(shí)時(shí)的評價(jià)。并且數(shù)字頻率計(jì)的體積較大，價(jià)格昂貴，且攜帶不便[1~2]。

目前，有基于單片機(jī)的改進(jìn)型變閘門測頻法，用被測信號的上升沿來控制實(shí)際的閘門時(shí)間，實(shí)際的測量時(shí)間為被測信號周期的整數(shù)倍，但由于單片機(jī)自身處理速度的局限性，無法完成高頻率的測量，不能滿足角速度測量的實(shí)時(shí)性要求[3]。利用CPLD 和FPGA 高速，靈活的特點(diǎn)，實(shí)現(xiàn)了較高頻率范圍內(nèi)數(shù)字頻率計(jì)，驗(yàn)證了利用CPLD 或FPGA 實(shí)現(xiàn)快速測頻的可行性[4~6]。

本文設(shè)計(jì)的便攜式轉(zhuǎn)臺角速度測試系統(tǒng)，采用改進(jìn)等精度法實(shí)時(shí)測試轉(zhuǎn)臺的角速度，并將測試結(jié)果實(shí)時(shí)地傳輸?shù)焦た貦C(jī)中進(jìn)行數(shù)據(jù)處理。鑒于FPGA 可以實(shí)現(xiàn)高速頻率測量，采用高集成度、高速的現(xiàn)場可編程門陣列FPGA 能夠滿足轉(zhuǎn)臺角速度的實(shí)時(shí)測試要求。此外，F(xiàn)PGA 集成度高，可以實(shí)現(xiàn)片上系統(tǒng)。因此可以實(shí)現(xiàn)搭建更簡單，高效的測試系統(tǒng)的目標(biāo)。

1 總體方案設(shè)計(jì)

通過對轉(zhuǎn)臺角速度測試方法的研究，實(shí)現(xiàn)轉(zhuǎn)臺角速度的實(shí)時(shí)測試，從而評測轉(zhuǎn)臺的實(shí)時(shí)角速度。研制便攜式轉(zhuǎn)臺角速度測試系統(tǒng)，代替以往用來進(jìn)行角速度測試的大型數(shù)字頻率計(jì)等設(shè)備，并用虛擬儀器搭建人機(jī)交互平臺，實(shí)現(xiàn)轉(zhuǎn)臺角速度的實(shí)時(shí)處理，代替以往的人工錄入再進(jìn)行數(shù)據(jù)處理的方法，從而實(shí)現(xiàn)轉(zhuǎn)臺的角速度現(xiàn)場測試。

便攜式轉(zhuǎn)臺角速度測試系統(tǒng)由FPGA 高速測頻模塊、信號調(diào)理模塊、便攜式工控機(jī)組成，如圖1 所示。信號調(diào)理模塊通過轉(zhuǎn)臺圓光柵將轉(zhuǎn)臺的實(shí)時(shí)角速度信號調(diào)理為TTL脈沖波信號。信號調(diào)理模塊的輸出信號連接FPGA 的脈沖計(jì)數(shù)管腳。經(jīng)過FPGA 測頻模塊將采集的結(jié)果上傳到上位機(jī)進(jìn)行數(shù)據(jù)處理、顯示、保存。

圖1 轉(zhuǎn)臺角速度測試系統(tǒng)框圖

轉(zhuǎn)臺角速度測試裝置主要指標(biāo)如下：

2 轉(zhuǎn)臺角速度測試方法研究

轉(zhuǎn)臺的角速度ω與圓光柵信號細(xì)分后頻率f的關(guān)系如式(1)。

式（1）中，N為圓光柵刻線數(shù)；m為圓光柵信號細(xì)分?jǐn)?shù)。

測量轉(zhuǎn)臺角速度，實(shí)際上就是測量圓光柵信號細(xì)分后的脈沖周期T，用式(2)換算成角速度的瞬時(shí)值。

每個(gè)脈沖的周期T，用高精度測頻電路測量。

2.1 現(xiàn)有角速度測試方法

常用的直接測頻方法主要有測頻法和測周期法兩種[7~8]。

測頻法是在確定的時(shí)間TW內(nèi)，測量被測信號的周期數(shù)NX，則被測信號的頻率為：

測頻法適合測高頻。

測周期法在被測信號一個(gè)周期TX內(nèi)，測量時(shí)基脈沖（頻率為fS）個(gè)數(shù)NS，則被測信號的頻率為：

測周期法適合測低頻。

等精度測頻是設(shè)置兩個(gè)同步閘門，同時(shí)對被測信號和時(shí)基脈沖進(jìn)行計(jì)數(shù)。其閘門時(shí)間是被測信號周期的整數(shù)倍，閘門起點(diǎn)和終點(diǎn)均與被測脈沖正沿同步。其測頻原理如圖2所示。

標(biāo)準(zhǔn)信號的頻率為fS。預(yù)置閘門時(shí)間為t1，在t1 開始時(shí)，對被測信號和標(biāo)準(zhǔn)信號計(jì)數(shù)的計(jì)數(shù)器均不開始工作。在實(shí)際閘門時(shí)間t中，對被測信號計(jì)數(shù)的計(jì)數(shù)器值為Nx，對標(biāo)準(zhǔn)信號計(jì)數(shù)的計(jì)數(shù)器值為NS。則被測信號的頻率為：

2.2 改進(jìn)的等精度角速度測試方法

本文采用改進(jìn)等精度法，同步被測信號的相鄰兩個(gè)上升沿作為閘門信號，即保證預(yù)置閘門信號周期比被測信號周期短。即將等精度測頻方法被測信號整數(shù)倍周期明確為1 個(gè)周期，從而實(shí)現(xiàn)保證角速度測量的實(shí)時(shí)性。改進(jìn)后等精度法測頻原理波形圖如圖3 所示。

圖3 改進(jìn)后等精度法測頻原理波形圖

將本文提出的改進(jìn)等精度法應(yīng)用到在轉(zhuǎn)臺角速度測試過程中，由于將被測信號的上升沿作為計(jì)數(shù)器的閘門信號，因此計(jì)數(shù)器啟停與閘門信號的同步對角速度的測試至關(guān)重要，涉及計(jì)數(shù)器等計(jì)數(shù)單元的速度和延遲時(shí)間的準(zhǔn)確估計(jì)，如果處理不好，都可能影響到測試的結(jié)果。

3 軟件設(shè)計(jì)

本文通過LabVIEW 軟件搭建人機(jī)交互平臺，LabVIEW可以快速高效地完成數(shù)據(jù)采集、分析、顯示、存儲等功能，利用LabVIEW 設(shè)計(jì)的程序具有較大的靈活性和開放性，給角速度的分析帶來極大的方便。將轉(zhuǎn)臺的角速度測試結(jié)果實(shí)時(shí)傳輸?shù)奖銛y式工控機(jī)中，進(jìn)行數(shù)據(jù)處理和存儲。

上位機(jī)軟件實(shí)現(xiàn)數(shù)據(jù)處理和顯示。其功能框圖如4、5所示。

圖4 上位機(jī)軟件功能框圖

圖5 上位機(jī)軟件界面

要實(shí)時(shí)測量轉(zhuǎn)臺角速度，要求測頻的精度高，速度快。單片機(jī)測頻速度較慢，無法滿足要求。FPGA 的時(shí)鐘延遲可達(dá)到ns 級，采用并行工作方式，在超高速、實(shí)時(shí)測控方面有非常廣闊的應(yīng)用前景[9~10]。

FPGA 測頻模塊軟件功能框圖如圖6 所示?；l信號通過控制預(yù)制閘門信號和實(shí)際閘門信號，對送至計(jì)數(shù)器的計(jì)數(shù)脈沖信號進(jìn)行計(jì)數(shù)。被測信號在同步閘門的控制下，通過實(shí)際閘門送至計(jì)數(shù)器進(jìn)行計(jì)數(shù)。兩者數(shù)據(jù)同時(shí)輸入計(jì)數(shù)器數(shù)據(jù)緩沖區(qū)進(jìn)行數(shù)據(jù)處理。處理結(jié)果通過通訊模塊送入上位機(jī)。本系統(tǒng)使用的FPGA 芯片的時(shí)鐘輸入所使用的是100MHz，能夠滿足系統(tǒng)的測試需求。

圖6 FPGA 測頻模塊軟件功能框圖

4 系統(tǒng)測量結(jié)果不確定度分析評定

標(biāo)準(zhǔn)圓光柵為5000 線，使用IBV6072 細(xì)分和數(shù)字化電子電路對圓光柵的輸出信號加2 細(xì)分，轉(zhuǎn)臺轉(zhuǎn)速為1000°/s時(shí)，圓光柵信號細(xì)分后頻率f可由式(6)計(jì)算得出。

采用信號發(fā)生器產(chǎn)生標(biāo)準(zhǔn)頻率信號，對本文設(shè)計(jì)的FPGA 測頻模塊進(jìn)行驗(yàn)證(FPGA 時(shí)鐘基準(zhǔn)為100MHz)，測試結(jié)果如表1 所示。

由表1 可得，F(xiàn)PGA 測頻模塊的測頻誤差在0.1‰以內(nèi)。

用本文設(shè)計(jì)的便攜式轉(zhuǎn)臺角速度測試系統(tǒng)對轉(zhuǎn)臺進(jìn)行角速度測試和測量不確定度分析[11~12]。

轉(zhuǎn)臺角速度測量不確定度的來源主要考慮：測頻模塊引入的測量不確定度分量u1，以及圓光柵角度測量引起的測量不確定度分量u2。被測脈沖角速度及其標(biāo)準(zhǔn)偏差是s(k)分別為：

式中T0為測頻模塊標(biāo)準(zhǔn)信號周期；CTi為被測脈沖周期測量值；CB為被測脈沖周期理論值。

得到角速度測量不確定度如式(9)。

圓光柵測角度測量引起的測量不確定度分量u2。

角度θ由于在轉(zhuǎn)動(dòng)中無法得到，故按B 類評定，假設(shè)為均勻分布，圓光柵的精度為eθ。不確定度分量u2按式(10)計(jì)算。

由于轉(zhuǎn)臺角速度測量不確定度分量u1、u2互不相關(guān)，則合成標(biāo)準(zhǔn)不確定度為：

擴(kuò)展不確定度U(k=2)：

轉(zhuǎn)臺轉(zhuǎn)速對應(yīng)的速率精度、分辨率和測量不確定度如表2 所示。

表2 轉(zhuǎn)臺轉(zhuǎn)速對應(yīng)的速率精度、分辨率和測量不確定度

表3 轉(zhuǎn)臺速率精度比對

使用數(shù)字頻率計(jì)對本系統(tǒng)測量得出的轉(zhuǎn)臺速率精度進(jìn)行比對。

由表可知本文設(shè)計(jì)的便攜式轉(zhuǎn)臺角速度測試系統(tǒng)與標(biāo)準(zhǔn)設(shè)備在測量同一指標(biāo)時(shí)，速率精度在同一數(shù)量級上。

5 創(chuàng)新點(diǎn)和技術(shù)進(jìn)步點(diǎn)

（1）提出改進(jìn)等精度法，采用FPGA 測頻技術(shù)實(shí)現(xiàn)了轉(zhuǎn)臺角速度實(shí)時(shí)測量。

（2）采用LabVIEW 對數(shù)據(jù)進(jìn)行快速高效的采集、分析、顯示、存儲，研制便攜式轉(zhuǎn)臺角速度測試裝置，實(shí)現(xiàn)了轉(zhuǎn)臺角速度現(xiàn)場、快速測試。

6 結(jié)論

本文介紹了基于改進(jìn)等精度法的轉(zhuǎn)臺角速度測試系統(tǒng)，研究了轉(zhuǎn)臺角速度測試技術(shù)，設(shè)計(jì)了便攜式轉(zhuǎn)臺角速度測試裝置。研究了FPGA 在轉(zhuǎn)臺角速度測試中的應(yīng)用技術(shù)，編寫了轉(zhuǎn)臺角速度測試軟件，用于采集、處理試驗(yàn)數(shù)據(jù)，通過試驗(yàn)驗(yàn)證，實(shí)現(xiàn)了轉(zhuǎn)臺角速度現(xiàn)場、快速測試。