于有源屏蔽層的高精度電阻檢測電路設(shè)計(jì)

葉?茂，姜曉文，李?堯，王秋瑋，孔令威，趙毅強(qiáng)

于有源屏蔽層的高精度電阻檢測電路設(shè)計(jì)

葉?茂1, 2，姜曉文1, 2，李?堯1, 2，王秋瑋1, 2，孔令威1, 2，趙毅強(qiáng)1, 2

(1. 天津大學(xué)微電子學(xué)院，天津 300072；2. 天津市成像與感知微電子技術(shù)重點(diǎn)實(shí)驗(yàn)室，天津 300072)

以聚焦離子束攻擊和微探針攻擊為主的侵入式物理攻擊對(duì)芯片信息安全造成了嚴(yán)重威脅，有源屏蔽層作為安全芯片抵御侵入式物理攻擊的第1道防線，由金屬屏蔽層和完整性檢測電路組成．金屬屏蔽層用于遮蓋安全芯片的關(guān)鍵模塊及連接關(guān)系，完整性檢測電路用于檢測金屬屏蔽層是否遭受攻擊，二者相互配合來達(dá)到保護(hù)芯片內(nèi)部敏感信息的目的．針對(duì)數(shù)字檢測電路無法對(duì)重布線攻擊進(jìn)行檢測的問題，基于GSMC 130nm 1.5V 4P7M工藝設(shè)計(jì)了用于檢測大面積金屬屏蔽層固有電阻變化的電阻檢測電路．該電路采用全差分處理架構(gòu)提高了電阻檢測精度，消除了溫度漂移誤差，同時(shí)實(shí)現(xiàn)了較低的功耗．基于特定的金屬屏蔽層布線方案設(shè)計(jì)了電阻-電壓轉(zhuǎn)換電路，將金屬屏蔽層固有電阻變化量轉(zhuǎn)換為電壓變化量，并設(shè)計(jì)了Delta-Sigma調(diào)制器和數(shù)字處理電路等，對(duì)電壓變化量進(jìn)行采樣、量化、編碼與比較．該電路實(shí)現(xiàn)了對(duì)包括重布線攻擊在內(nèi)的各類正面侵入式物理攻擊的有效檢測，提升了有源屏蔽層的防護(hù)能力．后仿真結(jié)果表明，該電路能對(duì)5mm×5mm的大面積金屬屏蔽層進(jìn)行電阻檢測，能準(zhǔn)確識(shí)別75kΩ的金屬屏蔽層電阻上發(fā)生的低至4Ω的微小變化，并產(chǎn)生高電平報(bào)警信號(hào)對(duì)芯片關(guān)鍵信息進(jìn)行銷毀；電路工作在?-40～105℃溫度范圍內(nèi)，檢測周期為12ms，檢測周期內(nèi)電路功耗為24.48μW，整體版圖面積為370μm×135μm．

侵入式物理攻擊；有源屏蔽層；電阻檢測；高精度

隨著物理攻擊技術(shù)的發(fā)展，針對(duì)芯片內(nèi)部數(shù)據(jù)的獲取手段日益增多，嚴(yán)重威脅著芯片信息安全．侵入式物理攻擊可以直接接觸或修改電路走線，盜取關(guān)鍵信息，是現(xiàn)有物理攻擊中最直接、最有效的手段，安全芯片使用有源屏蔽層作為抵御侵入式物理攻擊的關(guān)鍵防線[1]．完整性檢測電路作為有源屏蔽層的核心，國內(nèi)外許多學(xué)者對(duì)其展開了研究．Cioranesco?等[2]提出在金屬屏蔽層中通入比特流，將輸出比特流與輸入比特流進(jìn)行比較，從而達(dá)到檢測目的；Jin等[3]提出將隨機(jī)碼流通入金屬屏蔽層中，通過比對(duì)輸入輸出碼流的一致性和完整性來判斷金屬屏蔽層是否被攻擊．這些檢測方法采用數(shù)字檢測電路完成了對(duì)斷路攻擊的檢測，具有工藝兼容性好、占用面積小等優(yōu)點(diǎn)，但功耗較大，且無法對(duì)重布線攻擊進(jìn)行檢測[4]. Ling等[5]提出一種基于頂層金屬屏蔽層的走線延時(shí)檢測電路，該電路首先將一個(gè)方波信號(hào)分兩路分別通過頂層金屬屏蔽層和RC延時(shí)單元，然后將兩路輸出信號(hào)異或產(chǎn)生窄脈沖，通過檢測脈沖寬度去判斷金屬屏蔽層是否遭到FIB攻擊破壞．該檢測電路可以對(duì)重布線攻擊進(jìn)行檢測，但由于走線延時(shí)是寄生電容和寄生電阻共同作用的結(jié)果，而寄生電容成分復(fù)雜，其變化量難以預(yù)估，因此該電路不易實(shí)現(xiàn)高精度．

針對(duì)數(shù)字檢測電路和走線延時(shí)檢測電路存在的問題，本文結(jié)合高復(fù)雜度隨機(jī)哈密頓路徑拓?fù)浣Y(jié)構(gòu)[6]，設(shè)計(jì)了一種面向大面積金屬屏蔽層的高精度、低溫漂、低功耗的電阻檢測電路，通過檢測金屬屏蔽層走線的寄生電阻變化實(shí)現(xiàn)對(duì)重布線攻擊的有效檢測與報(bào)警．

1?電阻檢測電路整體架構(gòu)和原理

金屬屏蔽層的寄生電阻在無外界因素影響的情況下是固定值，當(dāng)受到攻擊后，其寄生電阻變?yōu)榱硪粋€(gè)固定值，因此電阻檢測電路只需在上電后，每隔一定時(shí)間檢測一次金屬屏蔽層的寄生電阻是否發(fā)生變化即可．電阻值無法直接測量，需要轉(zhuǎn)化為電壓值或電流值，才能實(shí)現(xiàn)測量與比較，本文將金屬屏蔽層的寄生電阻變化轉(zhuǎn)換為電壓變化進(jìn)行檢測．

為了對(duì)大面積金屬屏蔽層的寄生電阻進(jìn)行高精度檢測，本文基于Delta-Sigma ADC進(jìn)行電阻檢測電路設(shè)計(jì)，其結(jié)構(gòu)如圖1所示，主要由電阻-電壓轉(zhuǎn)換電路、Delta-Sigma調(diào)制器和數(shù)字處理電路組成．從圖1可以看出，電阻-電壓轉(zhuǎn)換電路是單路輸入、雙路輸出，其輸入電阻和反饋電阻均為金屬屏蔽層走線等效電阻，實(shí)現(xiàn)了將金屬屏蔽層寄生電阻變化轉(zhuǎn)換為兩路輸出電壓的變化．兩路輸出電壓經(jīng)過由開關(guān)電容積分器和動(dòng)態(tài)鎖存比較器等組成的Delta-Sigma調(diào)制器進(jìn)行采樣、量化，得到表征兩路輸出電壓大小的比特流．該比特流經(jīng)過由數(shù)字抽取濾波器和數(shù)字比較器等組成的數(shù)字處理電路進(jìn)行編碼、比較，最終得到ALARM報(bào)警信號(hào)．將金屬屏蔽層未受到攻擊時(shí)芯片第1次上電得到的數(shù)字抽取濾波器輸出碼值作為參考值，當(dāng)受到攻擊導(dǎo)致金屬屏蔽層的寄生電阻發(fā)生變化時(shí)，數(shù)字抽取濾波器輸出碼值會(huì)隨之變化，數(shù)字比較器將當(dāng)前輸出碼值與參考值進(jìn)行比對(duì)，當(dāng)兩者不相等時(shí)，可以認(rèn)為金屬屏蔽層受到攻擊，電路產(chǎn)生高電平報(bào)警信號(hào)，控制芯片進(jìn)行關(guān)鍵數(shù)據(jù)銷毀．

圖1?電阻檢測電路結(jié)構(gòu)框圖

Fig.1 Block diagram of the resistance detection circuit

2?基于有源屏蔽層的電阻檢測電路實(shí)現(xiàn)

2.1?電阻-電壓轉(zhuǎn)換電路

本文采用兩路比例運(yùn)算放大器實(shí)現(xiàn)了電阻-電壓轉(zhuǎn)換電路，基于特定的金屬屏蔽層布線方案，完成了電路輸入電阻和反饋電阻的設(shè)計(jì)，有效降低了電路復(fù)雜度和功耗，提高了大面積金屬屏蔽層的電阻檢測精度，同時(shí)消除了溫度漂移對(duì)電路的影響．

2.1.1?金屬屏蔽層布線方案和攻擊分析

金屬屏蔽層作為有源屏蔽層的重要組成部分，需要具有高復(fù)雜度、高覆蓋率[7]、高生成速度和高攻擊成本．高復(fù)雜度增加了攻擊者識(shí)別金屬屏蔽層的難度，高覆蓋率保證金屬屏蔽層盡可能覆蓋芯片所有需要保護(hù)的模塊和走線，高生成速度保證設(shè)計(jì)人員能快速生成大面積金屬屏蔽層，高攻擊成本能讓攻擊者放棄攻擊．隨機(jī)哈密頓路徑因其高復(fù)雜度成為金屬屏蔽層的最優(yōu)布線選擇，一般可以進(jìn)行單通道或者多通道布線，金屬屏蔽層復(fù)雜度和覆蓋率會(huì)隨著通道數(shù)增加而降低，攻擊成本和生成速度會(huì)隨著通道數(shù)增加而增加．因此，對(duì)于大面積金屬屏蔽層，需要選擇合適的布線通道數(shù)．

本文以能識(shí)別2μm×8μm的單比特寄存器上方的金屬屏蔽層受到攻擊后所造成的最小電阻變化進(jìn)行相關(guān)設(shè)計(jì)，為了盡可能在實(shí)現(xiàn)高性能金屬屏蔽層的同時(shí)，減小電阻-電壓轉(zhuǎn)換電路的設(shè)計(jì)難度，根據(jù)所用工藝的規(guī)則文件規(guī)定的頂層金屬最小線寬和線間距，設(shè)計(jì)的金屬屏蔽層走線線寬為2μm，線間距為0.5μm，對(duì)寬為5mm，長為5mm的安全芯片進(jìn)行防護(hù)，所得到的格點(diǎn)數(shù)量為

隨機(jī)哈密頓路徑通過遍歷所有的格點(diǎn)生成金屬屏蔽層單通道或者多通道布線，因此所有通道總長度不變，只是根據(jù)通道數(shù)量進(jìn)行了等分．

本文根據(jù)電阻-電壓轉(zhuǎn)換電路的基本設(shè)計(jì)思想，綜合考慮金屬屏蔽層的復(fù)雜度、覆蓋性、攻擊成本和生成速度，提出如下布線方案：將整個(gè)5mm×5mm的待防護(hù)區(qū)域進(jìn)行二等分，兩個(gè)區(qū)域分別生成四通道金屬屏蔽層走線，對(duì)應(yīng)電阻-電壓轉(zhuǎn)換電路中所需的電阻，將每個(gè)區(qū)域中任一通道作為電阻-電壓轉(zhuǎn)換電路的輸入電阻，另外3條通道串聯(lián)在一起作為反饋電阻，其布線示意如圖2所示．

圖2中區(qū)域1將紅色走線作為一路比例運(yùn)算放大器的輸入電阻，將綠色走線首尾串聯(lián)作為該路的反饋電阻，區(qū)域2將黃色走線作為另一路比例運(yùn)算放大器的輸入電阻，將藍(lán)色走線首尾串聯(lián)作為該路的反饋電阻．該工藝頂層金屬的方塊電阻值1＝0.04Ω，金屬線厚度約為1μm，因此每條通道的電阻值約為

針對(duì)上述布線方案，本文對(duì)重布線攻擊進(jìn)行研究，推斷出攻擊者對(duì)單比特寄存器上方的金屬屏蔽層進(jìn)行攻擊時(shí)，首先對(duì)整體金屬屏蔽層進(jìn)行識(shí)別，確定攻擊區(qū)域，然后對(duì)攻擊區(qū)域內(nèi)金屬屏蔽層的通道數(shù)和走線結(jié)構(gòu)進(jìn)行分析，從而確定最優(yōu)攻擊方案．根據(jù)分析，如果單比特寄存器上方的走線結(jié)構(gòu)位于圖2所示的攻擊區(qū)域，則重布線攻擊引起的電阻變化最小，攻擊示意如圖3所示．

圖3?重布線攻擊示意

圖3中綠色虛線是被攻擊者切除的原金屬走線，長度1為16.5μm，黃色線為沉積的新金屬，長度2為0.5μm．重布線攻擊沉積的新金屬一般為鉑(Pt)的金屬有機(jī)化合物，其電阻率要遠(yuǎn)大于鉑的電阻率，一般為10～20Ω·μm[8]，假設(shè)沉積的新金屬橫截面積為1μm2，則引起的最小電阻變化為

考慮留有一定余度，最終將4Ω作為檢測的最小電阻變化．

2.1.2?電路設(shè)計(jì)

傳統(tǒng)的電阻-電壓轉(zhuǎn)換電路一般采用電阻分壓或者給定一個(gè)恒流源和電阻并聯(lián)得到電壓值．本文設(shè)計(jì)的電阻-電壓轉(zhuǎn)換電路基于第2.1.1節(jié)提出的金屬屏蔽層布線方案，由兩路比例運(yùn)算放大器組成，如圖4所示．圖中IN接SS，IP接由帶隙基準(zhǔn)源產(chǎn)生的基準(zhǔn)電壓，放大器為高增益、寬輸出擺幅的兩級(jí)折疊式共源共柵放大器，輸入電阻IN1，IN2為一條布線通道等效的電阻，反饋電阻F1、F2為3條布線通道串聯(lián)等效的電阻．根據(jù)比例運(yùn)算放大器的“虛斷”和“虛短”特性可以得知，放大器的兩輸入端電壓相等，且電流全部流經(jīng)反饋電阻，因此輸出電壓OUTN和OUTP分別為

從而得到兩輸出電壓差ΔOUT為

圖4?電阻-電壓轉(zhuǎn)換電路

金屬屏蔽層受溫度和工藝偏差的影響，會(huì)使電阻-電壓轉(zhuǎn)換電路的輸出電壓發(fā)生較大偏移．為了防止輸出電壓超出放大器輸出擺幅，設(shè)定27℃、理想工藝下輸出電壓為電源電壓1.5V的一半，根據(jù)式(4)得到放大器正相輸入端電壓IP為187.5mV．

對(duì)于溫度的影響，主要考慮溫度對(duì)金屬屏蔽層寄生電阻的影響，假設(shè)頂層金屬的一階溫度系數(shù)為，則其電阻值與溫度的關(guān)系應(yīng)表示為

式中：為當(dāng)前溫度；ref為參考溫度27℃；()為當(dāng)前溫度下的電阻值；(ref)為參考溫度下的電阻值．由于相鄰布線通道溫度變化一致，因此，如果圖2中區(qū)域1溫度變化Δ1，區(qū)域2溫度變化Δ2，則ΔOUT仍不變，即

因此該結(jié)構(gòu)消除了溫度漂移對(duì)電路的影響．

工藝偏差雖然對(duì)金屬屏蔽層和整個(gè)電阻檢測電路產(chǎn)生的不可控變化會(huì)大大超出金屬屏蔽層受到攻擊所引起的變化，但在芯片生產(chǎn)出來后其工藝偏差就不再改變，因此考慮將芯片未受到攻擊時(shí)第1次上電得到的ΔOUT量化編碼結(jié)果儲(chǔ)存在芯片的存儲(chǔ)器中，作為后續(xù)數(shù)字比較器的參考值．本文對(duì)電路進(jìn)行蒙特卡羅仿真1000個(gè)點(diǎn)后得到，工藝偏差導(dǎo)致電阻-電壓轉(zhuǎn)換電路輸出電壓的3變化范圍為±150mV，?因此Delta-Sigma調(diào)制器的輸入動(dòng)態(tài)范圍至少為±150mV．

由于受到攻擊后只會(huì)造成其中某一條通道寄生電阻值發(fā)生變化，因此，假設(shè)在理想情況下，IN1＝IN2＝IN，F(xiàn)1＝F2＝3IN，ΔOUT＝0，根據(jù)式(5)，如果IN2或者F2受到重布線攻擊發(fā)生4Ω微小變化，會(huì)造成的輸出電壓差可能為

因此，為實(shí)現(xiàn)對(duì)攻擊行為的有效檢測，設(shè)計(jì)的ADC應(yīng)滿足LSB≤0.03mV．

2.2?Delta-Sigma調(diào)制器

Delta-Sigma ADC因具有高精度、低噪聲、低功耗，被廣泛應(yīng)用于工業(yè)測量領(lǐng)域，其核心電路為Delta-Sigma調(diào)制器．Delta-Sigma調(diào)制器利用過采樣技術(shù)和噪聲整形技術(shù)降低了信號(hào)帶寬內(nèi)的噪聲，提高了信噪比，從而實(shí)現(xiàn)較高的ADC精度[9]．Delta-Sigma調(diào)制器有連續(xù)時(shí)間和離散時(shí)間兩種，由于離散時(shí)間Delta-Sigma調(diào)制器對(duì)時(shí)鐘抖動(dòng)和工藝誤差的敏感性更低[10]，因此本文設(shè)計(jì)了一款14bit二階單環(huán)單比特離散時(shí)間Delta-Sigma調(diào)制器對(duì)前級(jí)輸出直流電壓進(jìn)行采樣、量化，其結(jié)構(gòu)如圖5所示．該調(diào)制器由積分器、加法器、量化器和反饋DAC構(gòu)成．

圖5?Delta-Sigma調(diào)制器結(jié)構(gòu)

根據(jù)調(diào)制器結(jié)構(gòu)圖和線性分析方法，可以得到圖5所示調(diào)制器的域傳遞函數(shù)為

式中：、、分別為輸入信號(hào)、輸出信號(hào)和量化噪聲；1和2為調(diào)制器積分增益系數(shù)；1和2為反饋系數(shù)，為反饋DAC的增益，根據(jù)建模中的共模電平和反饋DAC的參考電平可以得到＝2．從而得到系統(tǒng)在域的信號(hào)傳遞函數(shù)STF和噪聲傳遞函數(shù)NTF分別為

本文對(duì)該調(diào)制器結(jié)構(gòu)進(jìn)行傳遞函數(shù)系數(shù)設(shè)計(jì)，通過式(10)可以看到該調(diào)制器結(jié)構(gòu)的STF呈低通特性，滿足要求，因此主要對(duì)NTF進(jìn)行系數(shù)設(shè)計(jì)，使其呈高通特性，從而將量化噪聲調(diào)制到高頻[11]．在MATLAB Simulink仿真平臺(tái)，利用配置好的建模工具包SDToolbox中的synthesizeNTF函數(shù)得到過采樣率為512的二階Delta-Sigma調(diào)制器的NTF為

對(duì)比式(11)和(12)，可以計(jì)算得到一組比較合適的NTF系數(shù)：1＝0.3，2＝0.5，1＝0.5，2＝0.75．在此系數(shù)基礎(chǔ)上，利用Simulink對(duì)調(diào)制器結(jié)構(gòu)進(jìn)行帶非理想因素[12]的建模仿真，主要考慮的非理想因素有時(shí)鐘抖動(dòng)，/噪聲和積分運(yùn)放的有限增益，設(shè)置采樣頻率為64kHz，過采樣率為512，輸入信號(hào)是頻率為17.578Hz，幅值為±180mV的正弦波，仿真得到該調(diào)制器的有效位數(shù)為15.01bit，滿足要求．

根據(jù)Simulink建模及仿真結(jié)果，本文進(jìn)行了Delta-Sigma調(diào)制器電路設(shè)計(jì)，如圖6所示，該電路主要由二階積分器、單比特量化器和單比特反饋DAC構(gòu)成．

積分器采用開關(guān)電容積分器進(jìn)行實(shí)現(xiàn)，開關(guān)電容積分器的積分時(shí)間由電容大小決定，積分增益系數(shù)由電容比值決定．在集成電路工藝中，電容可以制作很精確，且電容比值更容易控制，因此開關(guān)電容積分器通常具有很好的線性度和溫度特性．本文采用二階全差分開關(guān)電容積分器對(duì)輸入信號(hào)進(jìn)行采樣、積分，全差分結(jié)構(gòu)能夠消除諧波失真，降低直流失調(diào)，如圖6虛線框所示，由于圖中第1級(jí)開關(guān)電容積分器的反饋系數(shù)為0.3，因此該調(diào)制器的實(shí)際量化范圍為0.3DD．

圖6?Delta-Sigma調(diào)制器整體電路結(jié)構(gòu)

開關(guān)電容積分器的核心是放大器，由于調(diào)制器采樣頻率低，因此可進(jìn)行低功耗設(shè)計(jì)，本文選用全差分折疊式共源共柵結(jié)構(gòu)進(jìn)行放大器設(shè)計(jì)，同時(shí)采用開關(guān)電容共模反饋電路穩(wěn)定放大器的輸出共模電壓，在實(shí)現(xiàn)低功耗的同時(shí)保證寬輸出擺幅．

開關(guān)電容積分器對(duì)時(shí)鐘信號(hào)的相位非常敏感，為了防止不同開關(guān)同時(shí)閉合導(dǎo)致電荷泄漏，開關(guān)電容積分器由兩相不交疊時(shí)鐘來控制其采樣和積分過程．兩相不交疊時(shí)鐘的工作過程是輸入時(shí)鐘經(jīng)過反相器變成相位相反的時(shí)鐘，然后兩路時(shí)鐘分別經(jīng)過由多個(gè)反相器和與非門構(gòu)成的鎖存延時(shí)單元得到相位不交疊的時(shí)鐘．圖6中開關(guān)控制信號(hào)1和2是具有相反相位的不交疊時(shí)鐘，1d和2d分別是1和2的下降沿延遲時(shí)鐘，rst是額外的信號(hào)，在完成一次模數(shù)轉(zhuǎn)換后，對(duì)開關(guān)電容積分器進(jìn)行復(fù)位．

圖7?動(dòng)態(tài)鎖存比較器電路

2.3?數(shù)字處理電路

數(shù)字處理電路對(duì)Delta-Sigma調(diào)制器的量化結(jié)果進(jìn)行編碼、比較，最終得到報(bào)警信號(hào)，其原理框圖如圖8所示，由分頻器、數(shù)字抽取濾波器、數(shù)字比較器和閾值判斷模塊組成．

圖8?數(shù)字處理電路

分頻器將輸入時(shí)鐘信號(hào)CLK進(jìn)行分頻，得到不同占空比的信號(hào)RST和EN，用于對(duì)數(shù)字抽取濾波器和數(shù)字比較器進(jìn)行控制，同時(shí)RST也用于在一次模數(shù)轉(zhuǎn)換后作為控制時(shí)鐘對(duì)Delta-Sigma 調(diào)制器中的開關(guān)電容積分器進(jìn)行復(fù)位．

數(shù)字抽取濾波器對(duì)Delta-Sigma調(diào)制器的量化結(jié)果進(jìn)行低通濾波和降采樣，由8位計(jì)數(shù)器和15位累加器組成，計(jì)數(shù)器由動(dòng)態(tài)D觸發(fā)器構(gòu)成，累加器由加法器和寄存器組成[14]．計(jì)數(shù)器輸出的8bit數(shù)據(jù)作為加法器一端輸入的低8位，高7位保持全0，加法器輸出的15bit數(shù)據(jù)經(jīng)過寄存器輸入到加法器的另一端，實(shí)現(xiàn)對(duì)計(jì)數(shù)器輸出數(shù)據(jù)的不斷累加，最后得到15位的數(shù)字量輸入到數(shù)字比較器中與第1次上電得到的參考值進(jìn)行比較，如果兩者相差大于等于1，則OUT輸出高電平異常信號(hào)．同時(shí)為了防止由于外界因素干擾導(dǎo)致電路出現(xiàn)誤報(bào)警的情況，設(shè)計(jì)了閾值判斷模塊，設(shè)置冗余安全閾值為2，在檢測周期內(nèi)，只有當(dāng)OUT輸出高電平異常信號(hào)的次數(shù)超過冗余安全閾值，才會(huì)產(chǎn)生高電平報(bào)警信號(hào)ALARM．

3?電路前仿真與版圖后仿真

對(duì)電路進(jìn)行前仿真，電阻-電壓轉(zhuǎn)換電路需要將微小的電阻變化轉(zhuǎn)換成Delta-Sigma調(diào)制器能分辨的最小電壓值，根據(jù)金屬屏蔽層寄生電阻值，設(shè)置IN1為25kΩ，F(xiàn)1為75kΩ不變，在-40℃、27℃、105℃ 3個(gè)溫度下仿真IN2和F2未受到攻擊以及分別受到重布線攻擊導(dǎo)致4Ω微小變化時(shí)，電路輸出電壓的變化，仿真結(jié)果如表1所示．從表中可以看出，該電路有很好的抗溫度特性，在不同溫度下，IN2和F2未受到攻擊時(shí)，兩路輸出電壓的差值均在μV以下，不會(huì)造成誤報(bào)警，而在不同溫度下IN2和F2分別受到重布線攻擊時(shí)所產(chǎn)生的最小電壓差值為30μV，符合之前的分析．

表1?電阻-電壓轉(zhuǎn)換電路輸出結(jié)果

Tab.1 Output results of resistance-voltage conversion circuit

在電源電壓為1.5V，采樣頻率為64kHz，過采樣率為512，輸入是幅值為±180mV、頻率為17.578Hz的正弦波信號(hào)的仿真條件下，對(duì)Delta-Sigma調(diào)制器進(jìn)行Transient Noise前仿真，對(duì)仿真結(jié)果進(jìn)行FFT分析，計(jì)算得到調(diào)制器有效位數(shù)為14.8bit，信噪比為90.9dB，其功率譜密度如圖9所示，仿真得到該調(diào)制器功耗僅為9.4μW．

圖9?Delta-Sigma調(diào)制器功率譜密度

對(duì)由調(diào)制器和數(shù)字抽取濾波器組成的二階Delta-Sigma ADC進(jìn)行仿真，在－40℃、27℃、105℃ 3個(gè)溫度下仿真兩輸入電壓差不變時(shí)以及電壓差變化30μV時(shí)，數(shù)字抽取濾波器輸出碼字的變化，如表2所示．從表中可以看出，當(dāng)兩輸入電壓差不變時(shí)，輸出碼字不會(huì)隨著溫度發(fā)生變化而變化，當(dāng)兩輸入電壓差變化30μV時(shí)，輸出碼字在不同溫度下也不變，但與兩輸入電壓差不變時(shí)得到的碼字相差1．

表2?數(shù)字抽取濾波器輸出結(jié)果

Tab.2?Output results of the digital decimation filter

對(duì)整體電路進(jìn)行前仿真發(fā)現(xiàn)，金屬屏蔽層在不受到攻擊時(shí)，檢測電路不會(huì)因?yàn)闇囟劝l(fā)生變化而誤報(bào)警，但在其受到攻擊導(dǎo)致任一通道變化4Ω甚至更大時(shí)，在不同溫度下都會(huì)報(bào)警．整體電路在1.5V電源電壓下功耗為24.48μW．

根據(jù)所設(shè)計(jì)的電路結(jié)構(gòu)，基于GSMC 130nm 1.5V 4P7M工藝對(duì)版圖進(jìn)行設(shè)計(jì)，圖10是電阻檢測電路版圖，其面積為370μm×135μm，圖11是金屬屏蔽層與電阻檢測電路連接點(diǎn)處的局部布線版圖，金屬屏蔽層總面積為5mm×5mm．

提取版圖寄生參數(shù)并進(jìn)行后仿真，得到的后仿真結(jié)果時(shí)序圖如圖12所示，從圖中可以看出，檢測周期為12ms，在檢測周期內(nèi)能對(duì)金屬屏蔽層進(jìn)行3次電阻檢測，并在金屬屏蔽層受到重布線攻擊導(dǎo)致4Ω變化時(shí)，報(bào)警信號(hào)ALARM拉高．

圖10?電阻檢測電路版圖

圖11?金屬屏蔽層局部布線版圖

圖12?后仿真結(jié)果

表3給出了本文與國內(nèi)外完整性檢測電路相關(guān)研究的參數(shù)對(duì)比．表中文獻(xiàn)[1]和文獻(xiàn)[2]研究的是數(shù)字檢測電路，文獻(xiàn)[5]研究的是走線延時(shí)檢測電路，三者與本文提出的電阻檢測電路具有不同的檢測機(jī)理和電路結(jié)構(gòu)，因此只能對(duì)功耗和面積參數(shù)進(jìn)行對(duì)比．從表中可以看出，本文設(shè)計(jì)的電阻檢測電路在功耗和面積上的控制較為均衡，與其他完整性檢測電路相比，雖然版圖面積較大，但功耗較低．

表3?功耗和面積對(duì)比

Tab.3?Comparison of power consumption and area

4?結(jié)?語

本文所設(shè)計(jì)的高精度電阻檢測電路主要用于大面積有源屏蔽層，搭配基于隨機(jī)哈密頓路徑的高性能金屬屏蔽層，可用來有效抵抗侵入式物理攻擊．與數(shù)字檢測電路相比，能用來抵抗重布線攻擊，具有更高的安全性．檢測電路能對(duì)5mm×5mm的大面積金屬屏蔽層進(jìn)行電阻檢測，最小能實(shí)現(xiàn)75kΩ電阻上發(fā)生4Ω變化量的精確檢測，采用全差分結(jié)構(gòu)使檢測電路不受溫度漂移影響，整個(gè)檢測過程在12ms內(nèi)完成，檢測周期內(nèi)功耗低至24.48μW．

［1］ 甄?帥，原義棟，辛睿山，等. Galois環(huán)振的隨機(jī)重構(gòu)主動(dòng)屏蔽層電路[J]. 哈爾濱工業(yè)大學(xué)學(xué)報(bào)，2021，53(6)：148-154.

Zhen Shuai，Yuan Yidong，Xin Ruishan，et al. Randomly reconfigurable active shield circuit based on Galois ring oscillator[J]. Journal of Harbin Institute of Technology，2021，53(6)：148-154(in Chinese).

［2］ Cioranesco J M，Danger J L，Graba T，et al. Cryptographically secure shields[C]//2014 IEEE International Symposium on Hardware-Oriented Security and Trust(HOST). Arlington，USA，2014：25-31.

［3］ Jin R，Yuan Y，Xin R，et al. Active shield design for security chip in smart grid[C]//Frontiers in Cyber Security. Singapore，2018：273-281.

［4］ 辛睿山. 抗物理攻擊安全存儲(chǔ)關(guān)鍵技術(shù)研究[D]. 天津：天津大學(xué)微電子學(xué)院，2019.

Xin Ruishan. Research on Key Technologies of Secure Storage against Physical Attacks[D]. Tianjin：School of Microelectronics，Tianjin University，2019(in Chinese).

［5］ Ling M，Wu L，Li X，et al. Design of monitor and protect circuits against FIB attack on chip security[C]//2012 Eighth International Conference on Computational Intelligence and Security. Guangzhou，China，2012：530-533.

［6］ Xin R，Yuan Y，He J，et al. High-efficient generation algorithm for large random active shield[J]. Science China Information Sciences，2019，62(3)：1-3.

［7］ Wang K，Gu Y，Zhou T，et al. Multi-pair active shielding for security IC protection[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，2018，38(12)：2321-2329.

［8］ 王?敏，劉?瑩，邵?瑾，等. 基于 FIB 技術(shù)攻擊芯片主動(dòng)屏蔽層[J]. 電子技術(shù)應(yīng)用，2017，43(7)：28-31.

Wang Min，Liu Ying，Shao Jin，et al. Attack chip’s active shield based on FIB technology[J]. Application of Electronic Technique，2017，43(7)：28-31(in Chinese).

［9］ Schreier R，Temes G C. Understanding Delta-Sigma Data Converters[M]. Piscataway：IEEE Press，2005.

［10］ 王冠然. 低速高精度Sigma-Delta調(diào)制器的研究與設(shè)計(jì)[D]. 大連：大連理工大學(xué)微電子學(xué)院，2021.

Wang Guanran. Research and Design of Low Speed and High Precision Sigma-Delta Modulator[D]. Dalian：School of Microelectronics，Dalian University of Technology，2021(in Chinese).

［11］ 張?濤，何?鵬，劉?勁. 低電壓低功耗音頻Σ-Δ ADC調(diào)制器設(shè)計(jì)[J]. 湖南大學(xué)學(xué)報(bào)(自然科學(xué)版)，2021，48(8)：125-132.

Zhang Tao，He Peng，Liu Jin. Design of low voltage low power audio Σ-Δ ADC modulator[J]. Journal of Hunan University(Natural Sciences)，2021，48(8)：125-132(in Chinese).

［12］ Zare-Hoseini H，Kale I，Shoaei O. Modeling of switch-capacitor delta-sigma modulators in SIMULINK[J]. IEEE Transactions on Instrumentation and Measure-ment，2005，54(4)：1646-1654.

［13］ Jeon H J，Kim Y B. A novel low-power，low-offset，and high-speed CMOS dynamic latched comparator[J]. Analog Integrated Circuits and Signal Processing，2012，70(3)：337-346.

［14］ 李?燁. 熒光檢測生物芯片的列級(jí)Sigma-delta ADC設(shè)計(jì)[D]. 南京：東南大學(xué)微電子學(xué)院，2018.

Li Ye. Design of Column-Level Sigma-Delta ADC for Fluorescence Detection Biochips[D]. Nanjing：School of Microelectronics，Southeast University，2018(in Chinese).

Design of a High-Precision Resistance Detection Circuit Based on the Active Shield

Ye Mao1, 2，Jiang Xiaowen1, 2，Li Yao1, 2，Wang Qiuwei1, 2，Kong Lingwei1, 2，Zhao Yiqiang1, 2

(1. School of Microelectronics，Tianjin University，Tianjin 300072，China；2. Tianjin Key Laboratory of Imaging and Sensing Microelectronic Technology，Tianjin 300072，China)

Intrusive physical attacks，mainly the focused ion beam and microprobe attacks，pose a serious threat to chip information security. The active shield as the first line of defense for security chips against intrusive physical at-tacks consists of a metal shield and an integrity detection circuit. The metal shield covers the key modules and connec-tions of the security chip，the integrity detection circuit detects the attack on the metal shield，and the two synergisti-cally work to protect the sensitive information inside the chip. However，the digital detection circuit cannot detect a rewiring attack. To address this issue，a resistance detection circuit was designed based on the GMSC 130nm 1.5V 4P7M process for detecting the inherent resistance change of a large-area metal shield. The circuit adopted a fully differential processing architecture to improve the resistance detection accuracy and eliminate temperature drift errors with lower power consumption. Based on the specific metal shield wiring scheme，a resistance-voltage conversion circuit was designed to convert the inherent resistance variation of the metal shield into voltage variation，and a Delta-Sigma modulator and a digital processing circuit were designed to sample，quantify，encode，and compare the voltage variations. The circuit can effectively detect various frontal intrusive physical attacks，including rewiring attacks，and improve the active shield protection capability. The post-simulation results show that the circuit can perform resistance detection for a large-area metal shield of 5mm×5mm，accurately identifying even minimal changes as low as 4Ω occurring on a 75kΩ metal shield resistance and generating a high-level alarm signal to destroy critical information on the chip. The circuit works in the temperature range of -40—105℃，with a detection period of 12ms，a circuit power consumption of 24.48μW during the detection，and a layout area of 370μm×135μm.

intrusive physical attack；active shield；resistance detection；high precision

10.11784/tdxbz202204001

TN492

A

0493-2137(2023)08-0807-08

2022-04-01；

2022-05-20.

葉?茂（1987—??），男，博士，副教授，mao_ye@tju.edu.cn.Email：m_bigm@tju.edu.cn

趙毅強(qiáng)，yq_zhao@tju.edu.cn.

國家自然科學(xué)基金資助項(xiàng)目(61832018).

the National Natural Science Foundation of China(No. 61832018).

(責(zé)任編輯：孫立華)