一種具有自校準(zhǔn)、自控制功能的I2C接口電路

鄭雙雙, 劉興輝, 張文婧, 張建龍, 尹飛飛

(1.遼寧大學(xué) 物理學(xué)院,遼寧 沈陽(yáng) 110036; 2.北京宏思電子技術(shù)有限責(zé)任公司,北京 100085)

I2C(inter-integrated circuit)總線是一種由PHILIPS公司開發(fā)的兩線式同步串行半雙工通信總線協(xié)議,用于連接微控制器及其外圍設(shè)備,由于它引腳少,可擴(kuò)展性強(qiáng),現(xiàn)已被廣泛地應(yīng)用于SoC(system-on-a-chip)領(lǐng)域[1]。I2C總線由1條雙向串行數(shù)據(jù)線(I2C-SDA)和1條雙向串行時(shí)鐘線(I2C-SCL)組成,數(shù)據(jù)線用于實(shí)現(xiàn)數(shù)據(jù)的傳送,時(shí)鐘線用于實(shí)現(xiàn)數(shù)據(jù)的收發(fā)同步。協(xié)議中規(guī)定了數(shù)據(jù)的有效性,在I2C-SCL的高電平周期對(duì)I2C-SDA線上的數(shù)據(jù)進(jìn)行采樣,因此在通信過程中,需要在穩(wěn)定的I2C-SCL高電平周期內(nèi)保持I2C-SDA線上的數(shù)據(jù)不變,數(shù)據(jù)線的高或低電平狀態(tài)只有在I2C-SCL線為低電平時(shí)才能改變[2]。在一個(gè)I2C總線通信中,可連接多個(gè)I2C通信設(shè)備,支持多個(gè)通信主機(jī)及多個(gè)通信從機(jī)[3]。

I2C接口的開漏輸出模式不僅通過“線與”的方法實(shí)現(xiàn)了多主機(jī)的仲裁功能,并支持拉低時(shí)鐘總線時(shí)的時(shí)鐘同步,而且避免了主設(shè)備之間短路的情況[4]。開漏輸出電路如圖1所示,該CMOS門電路的輸出只有NMOS管,并且它的漏極為開路,在漏極和電源之間接上拉電阻R3,上拉電阻R3使I2C-SCL和I2C-SDA在總線空閑時(shí)保持高電平,該電路輸出電平跳變速度由上拉電阻的電阻值決定,電阻越小上拉速度越快。當(dāng)輸入為高電平時(shí),Q1導(dǎo)通,Q2截止,輸出被弱上拉為高電平;當(dāng)輸入為低電平時(shí),Q1截止,Q2導(dǎo)通,輸出被強(qiáng)驅(qū)動(dòng)為低電平。

圖1 開漏輸出電路

I2C協(xié)議中規(guī)定了5種通信模式,每種通信模式的通信速度見表1所列。

表1 I2C協(xié)議中規(guī)定的通信模式及通信位速率

與其他通信模式不同的是,超快速模式僅支持一個(gè)主機(jī)且該主機(jī)只能用作發(fā)送器進(jìn)行單向通信,無(wú)需使用“線與”方法進(jìn)行仲裁,因此協(xié)議中規(guī)定在超快速模式下輸出模式采用推挽輸出方式,即I2C-SCL與I2C-SDA輸出高電平與低電平均由內(nèi)部強(qiáng)驅(qū)動(dòng)輸出實(shí)現(xiàn),避免了使用開漏輸出模式時(shí)上拉電阻對(duì)電平跳變速度的影響,超快速模式使用推挽輸出功能可將通信速度提高至最大[5]。

I2C協(xié)議中規(guī)定通信時(shí)鐘始終由主機(jī)產(chǎn)生,傳統(tǒng)的I2C接口電路從機(jī)拉低時(shí)鐘功能的設(shè)計(jì),一方面從機(jī)過早拉低I2C-SCL時(shí)鐘總線會(huì)降低通信速度且影響數(shù)據(jù)的有效性;另一方面若過晚拉低I2C-SCL則會(huì)導(dǎo)致時(shí)鐘總線上產(chǎn)生毛刺,影響正常通信,結(jié)果如圖2所示,這種設(shè)計(jì)方法無(wú)法保證數(shù)據(jù)傳輸?shù)姆€(wěn)定性和通信的性能[6]。除此之外,傳統(tǒng)的I2C接口電路的設(shè)計(jì)缺少開漏使能控制功能電路,無(wú)法靈活地實(shí)現(xiàn)開漏輸出模式與推挽輸出模式之間的轉(zhuǎn)換,只能依靠通用輸入輸出(general-purpose input/output,GPIO)模型的功能實(shí)現(xiàn)開漏使能位的配置,其應(yīng)用具有局限性[7]。

圖2 傳統(tǒng)的從機(jī)拉低時(shí)鐘總線結(jié)果

本文在傳統(tǒng)I2C接口電路的基礎(chǔ)上,提出一種自檢測(cè)拉低時(shí)鐘總線并進(jìn)行自校準(zhǔn)的電路,能夠在系統(tǒng)時(shí)鐘為120 MHz的開漏模式下將高速模式通信位速率提升至5.98 Mbit/s。通過增加開漏使能控制電路,提高了I2C接口IP的可移植性,靈活地實(shí)現(xiàn)開漏輸出模式與推挽輸出模式的轉(zhuǎn)換,并將使用推挽輸出的超快速模式通信位速率提高至30.00 Mbit/s。

1 新型I2C接口電路設(shè)計(jì)

與傳統(tǒng)I2C接口電路相比,本文增加了自檢測(cè)拉低時(shí)鐘總線并進(jìn)行自校準(zhǔn)的功能,以及開漏使能控制電路,新型I2C接口電路系統(tǒng)結(jié)構(gòu)如圖3所示,在傳統(tǒng)I2C接口電路的開漏模式下的時(shí)鐘單元中,增加了自檢測(cè)時(shí)鐘總線上拉過程中的低電平并自校準(zhǔn)完整的時(shí)鐘周期功能,同時(shí)增加了開漏模式控制單元。在一定的系統(tǒng)時(shí)鐘下,通過配置波特率寄存器可調(diào)節(jié)不同通信模式下的通信速率,標(biāo)準(zhǔn)模式和超快速模式下的位速率Fbit1計(jì)算公式為:

圖3 新型I2C接口電路系統(tǒng)結(jié)構(gòu)

Fbit1=Ssys-clk/(4BR)

(1)

其中:Ssys-clk為系統(tǒng)時(shí)鐘;BR為波特率寄存器值。

快速模式、快速+模式和高速模式的位速率Fbit2計(jì)算公式為:

Fbit2=Ssys-clk/(3BR)

(2)

1.1 開漏模式下自檢測(cè)、自校準(zhǔn)時(shí)鐘拉低功能

I2C總線的通信時(shí)鐘由主機(jī)產(chǎn)生并由主機(jī)時(shí)刻監(jiān)測(cè)時(shí)鐘線上的狀態(tài),從機(jī)為確保在每次的數(shù)據(jù)傳輸過程中準(zhǔn)確地收發(fā)數(shù)據(jù),在通信位速率過大的情況下會(huì)選擇將時(shí)鐘總線強(qiáng)制拉低,要求時(shí)鐘總線等待數(shù)據(jù),暫停通信直到釋放I2C-SCL為高電平[8]。

本文設(shè)計(jì)的I2C接口電路兼具主從模式,支持可選的時(shí)鐘延展特性并實(shí)現(xiàn)時(shí)鐘同步,所設(shè)計(jì)的時(shí)鐘單元不僅避免了從機(jī)拉低時(shí)鐘總線時(shí)對(duì)時(shí)鐘高電平周期完整性的影響,并且抑制了毛刺的產(chǎn)生,而且在開漏模式下,I2C-SCL的時(shí)鐘總線能夠自動(dòng)檢測(cè)到上拉過程中的低電平,并自動(dòng)校準(zhǔn)I2C-SCL時(shí)鐘總線的高電平。

I2C總線協(xié)議中規(guī)定,高速模式下主機(jī)器件高電平和低電平是以1∶2的比率產(chǎn)生一個(gè)串行時(shí)鐘信號(hào)[9]。在開漏模式的高速通信下,具備自檢測(cè)上拉過程中的低電平并進(jìn)行自校準(zhǔn)功能所產(chǎn)生的I2C-SCL時(shí)鐘總線與不具備上述功能所產(chǎn)生的I2C-SCL時(shí)鐘總線的對(duì)比結(jié)果如圖4所示。

圖4b因不具備檢測(cè)上拉過程中低電平的功能而在等到高電平持續(xù)時(shí)間th(圖4中th∶tl=1∶2)結(jié)束時(shí)立刻將時(shí)鐘線驅(qū)動(dòng)為低電平,導(dǎo)致時(shí)鐘線還未被上拉至高電平就被驅(qū)動(dòng)為低電平。而圖4a能夠檢測(cè)并識(shí)別時(shí)鐘線上拉過程中的低電平(圖4中tup表示所檢測(cè)的低電平時(shí)間段)并自動(dòng)校準(zhǔn)高電平持續(xù)時(shí)間th,在不影響通信位速率的前提下,仍能保證完整的時(shí)鐘周期,確保了數(shù)據(jù)在通信時(shí)的有效性,改善了通信設(shè)備之間收發(fā)數(shù)據(jù)時(shí)的穩(wěn)定性,并在檢測(cè)時(shí)鐘拉低功能的同時(shí)實(shí)現(xiàn)了最高性能,該功能適用于所有使用開漏功能的通信模式。

1.2 開漏使能控制電路

傳統(tǒng)I2C接口電路的開漏使能控制功能是依靠GPIO自身的控制功能實(shí)現(xiàn)的,在具體應(yīng)用場(chǎng)合中存在一定的局限性[10]?？紤]到IP的可移植性,使接口適用于不同的GPIO模型,本文提出一種I2C接口自控制實(shí)現(xiàn)開漏使能控制功能的電路,并可通過軟件編程控制是否使能開漏輸出功能。實(shí)現(xiàn)該電路的邏輯框圖如圖5所示。在I2C接口的控制寄存器中增加了I2C-SCL與I2C-SDA的開漏模式使能位,其復(fù)位狀態(tài)為使能開漏模式,若禁止開漏功能則需提前配置寄存器。在開漏輸出模式下,當(dāng)I2C-SCL或I2C-SDA輸出高電平時(shí)關(guān)閉I2C-SCL或I2C-SDA的輸出使能,由外接上拉電阻實(shí)現(xiàn)高電平的置位,當(dāng)I2C-SCL或I2C-SDA輸出低電平時(shí),開啟I2C-SCL或I2C-SDA的輸出使能,由內(nèi)部驅(qū)動(dòng)實(shí)現(xiàn)低電平的置位。當(dāng)禁止開漏模式使能位時(shí),在推挽輸出模式下,I2C-SCL或I2C-SDA輸出高電平或低電平均由內(nèi)部驅(qū)動(dòng)實(shí)現(xiàn)。

圖5 開漏使能功能控制流程圖

I2C接口自控制實(shí)現(xiàn)開漏使能控制功能電路的提出,使得所設(shè)計(jì)的I2C接口電路支持所有通信模式,適用各種GPIO模型,可靈活應(yīng)用于各種場(chǎng)合。

2 結(jié)果與分析

本文基于上海華虹宏力的HW-55nm-Embedded NORD Flash Low Power工藝進(jìn)行設(shè)計(jì),采用Verilog HDL實(shí)現(xiàn)RTL級(jí)設(shè)計(jì),并對(duì)流片后的成品進(jìn)行開發(fā)板測(cè)試。開發(fā)板的I2C接口管腳上接有4.7 kΩ的上拉電阻,上拉電源為3.3 V。開發(fā)板測(cè)試結(jié)果如圖6、圖7所示,圖6、圖7中橫坐標(biāo)表示示波器采樣的時(shí)間精度,縱坐標(biāo)表示電壓值,每幅測(cè)試圖中位于上方的測(cè)試曲線為I2C-SCL時(shí)鐘總線,位于下方的測(cè)試曲線為I2C-SDA數(shù)據(jù)總線。

圖6 開漏模式下基于自校準(zhǔn)功能所實(shí)現(xiàn)的最大通信位速率

圖7 超快速模式下基于推挽輸出所實(shí)現(xiàn)的最大通信位速率

在通信雙方的系統(tǒng)時(shí)鐘均為120 MHz時(shí),開漏模式的高速通信下I2C接口的自校準(zhǔn)功能所實(shí)現(xiàn)的最大通信位速率為5.98 Mbit/s,比協(xié)議中規(guī)定的速度高出近76%(圖6),I2C-SCL時(shí)鐘總線自動(dòng)檢測(cè)到電平上升過程中的低電位并進(jìn)行自校準(zhǔn),將高電位瞬時(shí)延長(zhǎng)以確保通信時(shí)鐘高電平的穩(wěn)定性,保證了對(duì)I2C-SDA線上的數(shù)據(jù)有效采樣,在改善通信穩(wěn)定性的基礎(chǔ)上提高了性能。在通信雙方的系統(tǒng)時(shí)鐘均為120 MHz時(shí),推挽模式的超快速通信下所實(shí)現(xiàn)的最大通信位速率為30.00 Mbit/s,是協(xié)議中規(guī)定速度的6倍(圖7),通過配置I2C接口控制寄存器中的開漏模式使能位,在所設(shè)計(jì)的開漏使能控制電路中實(shí)現(xiàn)將默認(rèn)的開漏輸出模式直接轉(zhuǎn)換成推挽輸出模式,使得輸出模式的轉(zhuǎn)換不受限于GPIO模型的功能,并使所設(shè)計(jì)的I2C接口電路支持所有的通信模式。

3 結(jié) 論

本文提出一種具有自檢測(cè)時(shí)鐘上拉過程中低電平的功能并對(duì)時(shí)鐘高電平進(jìn)行自校準(zhǔn)且自控制實(shí)現(xiàn)開漏功能的I2C接口電路。在傳統(tǒng)的I2C接口電路的設(shè)計(jì)上加入自檢測(cè)拉低時(shí)鐘總線并進(jìn)行自校準(zhǔn)功能和自控制開漏使能電路,其較高的通信穩(wěn)定性和性能以及高移植性可以靈活地應(yīng)用在數(shù)字集成電路的設(shè)計(jì)中。測(cè)試結(jié)果表明,該I2C接口電路擁有較高的通信位速率和通信穩(wěn)定性,與現(xiàn)有I2C接口電路相比,具有自檢測(cè)并自校準(zhǔn)時(shí)鐘總線和可控的開漏功能,在當(dāng)前主流的集成電路設(shè)計(jì)中具有非常大的優(yōu)勢(shì)。