高頻LLC諧振變換器的磁集成和一體化PCB繞組優(yōu)化設(shè)計

劉越，紀(jì)國盛，鄒軍，吳紅飛，楊元，郭躍東

（南京航空航天大學(xué)自動化學(xué)院，江蘇 南京 210006）

隨著數(shù)據(jù)中心、新能源汽車、消費類電子產(chǎn)品等行業(yè)的發(fā)展，對電源模塊的效率、體積的要求更加嚴(yán)苛。與PWM變換器相比，諧振變換器在開關(guān)損耗和器件應(yīng)力方面均更有優(yōu)勢。而在各種諧振變換器中，LLC諧振變換器又以其原邊開關(guān)管的全負(fù)載范圍零電壓開關(guān)（zero voltage switching，ZVS）、副邊開關(guān)管零電流開關(guān)（zero current switching，ZCS）和易于磁集成的特點廣受青睞[1]。因此，在高效、高功率密度電源的設(shè)計中，LLC諧振變換器的應(yīng)用最為廣泛[2-3]。在此基礎(chǔ)上，結(jié)合第三代寬禁帶半導(dǎo)體氮化鎵（gallium nitride，GaN）器件，變換器的開關(guān)頻率可以實現(xiàn)從數(shù)百kHz到MHz的躍升。因此，有源開關(guān)器件不再是限制電源功率密度的主要因素。而電感和變壓器等無源器件的體積和重量成為決定LLC變換器功率密度的關(guān)鍵。近年來，平面磁件和PCB繞組以其高密度、一致性好等優(yōu)點逐漸取代了傳統(tǒng)磁件和利茲線繞組，是高頻高功率密度LLC變換器的有效解決方案。除此而外，磁集成是另一種能夠有效減小磁件體積和損耗的方法[4-8]。

然而，對于LLC諧振轉(zhuǎn)換器而言，雖然勵磁電流流過諧振電感，但這部分電流不傳輸功率，這將產(chǎn)生額外的損耗。此外，由于諧振電感和變壓器之間的磁通相位差很小，變壓器與電感的集成受益有限。在此基礎(chǔ)上，將諧振電感配置在變壓器的副邊以實現(xiàn)磁件之間更大的磁通相位差。當(dāng)變換前、后的諧振網(wǎng)絡(luò)參數(shù)滿足等價條件時[9]，則更換諧振電感位置前、后，諧振腔的對外特性是完全等效的。換言之，在相同的輸入電壓和相同的頻率下，變換器的電壓增益特性、諧振腔的輸入和輸出電壓電流、諧振電容電壓以及其他電氣特性完全相同[10]。但是，與電感放在原邊的LLC諧振變換器相比，電感配置在副邊的LLC諧振變換器在磁集成方面的受益更大[11]。

盡管高開關(guān)頻率（MHz級）能夠有效減少磁件在單位周期內(nèi)的儲能，從而減小其體積，然而，變換器中一些開關(guān)節(jié)點具有很高的dv/dt，可能會導(dǎo)致一些嚴(yán)重的電磁干擾（electromagnetic interference，EMI）問題[12-13]。與利茲線繞組相比，PCB繞組具有較大的層間電容，為共模（common mode，CM）電流提供了相應(yīng)的傳導(dǎo)路徑。為了抑制共模噪聲，可以在一次繞組和二次繞組之間添加額外的屏蔽層。為了降低全波整流器LLC諧振變換器中平面變壓器的共模噪聲，已經(jīng)開展了一些研究[14]。然而，對全橋整流結(jié)構(gòu)抑制共模噪聲的研究還很少。

本文研究了一種用于全橋整流LLC諧振變換器的磁集成結(jié)構(gòu)以及一種對稱一體化的PCB繞組布局，其將一次繞組的一部分用作屏蔽層，實現(xiàn)了共模噪聲的降低和效率的提高。為了驗證上述理論分析，最后搭建了一個基于集成磁件和一體化PCB繞組的LLC諧振變換器平臺，相關(guān)的實驗結(jié)果和效率測試均表明了所研究方案的可行性與有效性。

1 集成磁芯結(jié)構(gòu)設(shè)計

1.1 拓?fù)?/h3>

圖1為電感配置在變壓器副邊的LLC諧振變換器拓?fù)洹D1中，Vin為輸入電壓；Vo為輸出電壓；Sp1，Sp2為原邊開關(guān)管；Ss1～Ss4為副邊全橋整流的同步整流管（synchronous rectification，SR）；Lm，Lr，Cr分別為勵磁電感、諧振電感和諧振電容；T為變壓器，變比是n∶1。通過基波分析法可以求得該變換器的電壓增益特性。當(dāng)電感配置在副邊時，其諧振腔的簡化電路圖如圖2所示。圖2中，Vpri為原邊逆變電路的等效輸入電壓；Rac為副邊整流電路的等效負(fù)載；Leq為副邊等效諧振電感，Leq=n2Lr。

圖1 電感配置在副邊的LLC諧振變換器Fig.1 LLC resonant converter with secondary side resonant inductor

圖2 電感配置在副邊的諧振腔等效電路圖Fig.2 Equivalent circuit of resonant tank with secondary inductor

在基波分析之前，做如下假設(shè)和定義：

1）標(biāo)幺化電壓增益：

2）諧振頻率：

3）定義開關(guān)頻率為fs，標(biāo)幺化開關(guān)頻率：

4）副邊整流側(cè)的等效負(fù)載：

5）勵磁電感與等效諧振電感之比：

6）特征阻抗：

7）品質(zhì)因數(shù)：

根據(jù)圖2所示的簡化電路圖和上述定義，電感配置在副邊的LLC諧振變換器的電壓增益表達(dá)式可以表示為

根據(jù)式（8），給出了副邊電感配置的LLC諧振變換器的電壓增益特性，如圖3所示?？梢园l(fā)現(xiàn)，其與原邊電感配置的變換器增益特性非常接近，唯一的區(qū)別在于其諧振頻率點的增益為（k+1）/k。當(dāng)電感的位置變化前后，諧振腔參數(shù)滿足一定參數(shù)等價條件時[9]，其對外特性完全一致。

圖3 不同品質(zhì)因數(shù)下副邊電感的LLC諧振變換器電壓增益特性Fig.3 Voltage gain curves with different Q of resonant converter with secondary side inductor

本文所研究的變換器輸入電壓（270±10）V，輸出電壓48 V，功率750 W，諧振頻率1.2 MHz。變換器在全輸入電壓范圍內(nèi)的開關(guān)頻率均小于等于其諧振頻率。此外，如果電感配置在原邊，變壓器的匝比應(yīng)該為2.9∶1，這在PCB繞組中很難實現(xiàn)。因此，根據(jù)上述分析，將電感配置在副邊，并調(diào)節(jié)參數(shù)k，可以更加靈活地調(diào)整變壓器變比，最終的變比設(shè)置為3.5∶1。

1.2 矩陣變壓器的設(shè)計

由于集中變壓器的電流應(yīng)力較大，PCB繞組難以承載，并且會造成較嚴(yán)重的散熱問題，同時集中變壓器的副邊并聯(lián)繞組存在均流問題，所以本文采用了基于矩陣變壓器的解決方案。在本文采用的方案中，如圖4所示，將變比為3.5∶1的變壓器拆分為了兩個3.5∶2的矩陣變壓器，它們之間原邊串聯(lián)、副邊并聯(lián)。

圖4 采用矩陣變壓器的LLC諧振變換器Fig.4 LLC resonant converter with matrix transformer

初始，如圖5a所示，兩個矩陣變壓器由兩個分立的ER磁芯實現(xiàn)。通過改變其中一個變壓器的原邊電流流向，兩個ER磁芯的相鄰邊柱里的磁通方向相反，進(jìn)而可以實現(xiàn)磁通抵消。集成后的磁芯如圖5b所示。根據(jù)仿真結(jié)果，與分立的矩陣變壓器相比，集成后的矩陣變壓器的體積減少了12%，磁芯損耗降低了10%。

圖5 矩陣變壓器結(jié)構(gòu)Fig.5 Matrix transformer structure

在圖5b中，也給出了集成矩陣變壓器的關(guān)鍵參數(shù)——磁柱半徑r和繞組線寬c。這兩個參數(shù)既決定了變壓器的尺寸參數(shù)，也決定了其損耗大小。以下為基于Dowell一維交流電阻模型[15]和斯坦梅茲公式的磁芯尺寸參數(shù)設(shè)計過程。

變壓器每層繞組的直流電阻Rdc計算如下：

式中：h為銅厚度；ρ為銅的電阻率。

根據(jù)Dowell模型，其交流電阻可以表示為

其中

式中：FR為交流電阻系數(shù)；M'，D'分別為M，D的實數(shù)部分；m為每個繞組部分的繞組層數(shù)；ω為角頻率；μ0為真空磁導(dǎo)率；Nl為每層繞組的匝數(shù)；c0為每匝繞組的寬度；c為整個繞組的寬度。

磁芯材料采用的是某公司的DMR53，其在MHz頻率范圍時的損耗表現(xiàn)優(yōu)異。容易得到磁芯中的最大磁密Bm為

式中：Ae為繞線柱的截面積。

通過斯坦梅茲公式，其磁芯損耗Pcore可以表示為

式中：Cm，x，y為待定系數(shù)，由磁芯材料的手冊提供；Vtrans為變壓器的體積。

基于上述損耗模型，圖6繪制了輸出功率為750 W的變壓器總損耗曲線。圖中，實線表示變壓器損耗等高線，虛線表示不同r和c的固定占地面積，黑色切點是最佳設(shè)計點。對于給定的占地面積，對應(yīng)數(shù)字是最小變壓器損耗。最后，綜合考慮了變壓器總損耗和變壓器占地面積，選擇占地面積為500 mm2的設(shè)計點。

圖6 不同r和c下的變壓器損耗Fig.6 Transformer loss with different r and c

1.3 集成磁件設(shè)計與仿真

同樣，諧振電感也可以使用上述磁芯結(jié)構(gòu)。如圖7a所示，初始采用分立變壓器和分立諧振電感的磁芯結(jié)構(gòu)。由于圖中黑色方框內(nèi)的電流產(chǎn)生的磁通是多余的，所以副邊諧振電感繞組和變壓器副邊繞組可以采用一體化繞制方式。圖7b給出了集成磁芯結(jié)構(gòu)。為了進(jìn)一步減少占地面積，如圖7c所示，對諧振電感的磁芯形狀進(jìn)行了優(yōu)化，將其從圓形拉伸為橢圓形，磁芯的占地面積又減少了12%。

圖7 分立和集成磁芯Fig.7 Separate and integrated core structures

在上述分析的基礎(chǔ)上，對集成和分立磁芯進(jìn)行有限元仿真。圖8給出了諧振電感和變壓器的磁通波形，t1和t2分別是變壓器磁通（ΦT）達(dá)到最大值和電感磁通（ΦL）達(dá)到峰值的時刻。圖9給出了分立磁芯結(jié)構(gòu)和集成磁芯結(jié)構(gòu)在不同時刻的磁密分布圖。雖然兩個結(jié)構(gòu)的體積相同，但集成結(jié)構(gòu)中的磁密分布更加均勻。仿真結(jié)果表明，集成結(jié)構(gòu)的磁芯損耗比分立磁芯低23%。

圖8 變壓器和電感的磁通波形Fig.8 Flux waveforms of transformer and inductor

圖9 分立磁芯和集成磁芯磁密對比仿真Fig.9 Comparison of flux density of separate and integrated core

2 對稱一體化PCB繞組設(shè)計

共模噪聲是高頻諧振變換器中另一大重要問題。尤其當(dāng)PCB繞組得以廣泛應(yīng)用時，其繞組之間的距離大大減小，因此層間電容大幅提升，進(jìn)而導(dǎo)致嚴(yán)重的共模電流。

如圖4所示，對于原邊半橋、副邊全橋結(jié)構(gòu)的LLC諧振變換器而言，共有4個高dv/dt的電壓跳變節(jié)點，包括原邊半橋中點VSW、變壓器原邊電壓Vpri、副邊 SR2和 SR4的漏源極電壓VSR2和VSR4。然而，由于VSR2和VSR4的大小相同，相位差180°，因此它們可以相互抵消，從而沒有共模電流從副邊流向變壓器原邊。圖10給出了單個變壓器的繞組電位分布圖。容易發(fā)現(xiàn)，對于全橋整流結(jié)構(gòu)而言，其副邊靜態(tài)電位點位于變壓器副邊繞組的中點，當(dāng)電位分布不平衡時，便會產(chǎn)生相應(yīng)的共模電流。

圖10 單個變壓器的電位分布Fig.10 Voltage distribution of one transformer

因此，通過在原、副邊繞組之間添加屏蔽層的方案便可以有效抑制共模電流，但是額外的屏蔽層又會導(dǎo)致PCB層數(shù)的上升。在此基礎(chǔ)上，圖11給出了采用一體化繞組的電路方案。其中，一半屏蔽層作為變壓器原邊繞組，而副邊繞組與其相鄰原邊繞組之間的電位差依舊保持不變。因此，共模電流仍然不會從變壓器原邊流向副邊，而是流向屏蔽層，然后流向原邊地，這樣便可以有效地降低共模電流。

圖11 基于所提屏蔽方案的電路示意圖Fig.11 Schematics of matrix transformer with the proposed shielding

采用6層PCB實現(xiàn)上述繞組結(jié)構(gòu)，繞組有兩種布局方式，如圖12所示。第1種方式，原、副邊繞組不交錯，此時需要1層屏蔽層繞組，如圖12a所示；第2種方式，原、副邊繞組交錯，此時需要2層屏蔽層，如圖12b所示。第1種方式的原邊用銅量更多，而且繞組產(chǎn)生的磁動勢（magnetomo?tive force，MMF）為第2種方式的2倍，磁動勢峰值越大，繞組損耗越大。此外，圖中IP-C為原邊繞組和磁芯相鄰而產(chǎn)生的位移電流，IP-C-S為原副邊繞組通過磁芯而產(chǎn)生的位移電流，IS-C為副邊繞組和磁芯相鄰而產(chǎn)生的位移電流，可以發(fā)現(xiàn)，當(dāng)上、下兩層為副邊繞組時，可以避免產(chǎn)生IP-C和IP-C-S。綜合考慮繞組損耗和共模噪聲，選取第2種繞組結(jié)構(gòu)較為合適。圖12b為最終采用的電感-變壓器集成磁芯及繞組結(jié)構(gòu)。

圖12 兩種繞組結(jié)構(gòu)對比Fig.12 Comparison between two winding structures

由于每個變壓器變比為3.5∶2，原邊繞組匝數(shù)為小數(shù)，給繞組的設(shè)計帶來了困難，若將匝比設(shè)計為7∶4，繞組損耗又會過高。本文針對該問題給出一種有效解決方案，圖13為具體繞組布局示意圖，白色實線為繞組之間的間隙，白色圓圈為過孔，虛線為流過電流的方向。對于原邊繞組，每個變壓器匝數(shù)為3.5匝，其中3匝繞制在第3，4層上，另外0.5匝繞組與屏蔽層復(fù)用，繞制在第2層上。為了讓3匝繞組均勻分配到兩層PCB中，圖13e和圖13f給出了一種繞組布局方式，首先在外層繞制1匝，然后兩層繞組在內(nèi)層并聯(lián)，繞制另外0.5匝。圖13c為屏蔽層繞組，并聯(lián)在兩個變壓器之間，在每個變壓器中繞制剩余0.5匝；圖13d為另一層屏蔽層繞組，不需要閉合。圖13a和圖13b為副邊繞組和電感繞組，在兩個變壓器磁柱和電感磁柱之間并聯(lián)。

圖13 帶有屏蔽層的PCB繞組布局Fig.13 PCB winding structures with shiledings

為了驗證所研究的屏蔽層結(jié)構(gòu)在降低繞組損耗方面的優(yōu)勢，將該結(jié)構(gòu)和傳統(tǒng)采用非閉合線圈作為屏蔽層結(jié)構(gòu)進(jìn)行對比，進(jìn)行有限元仿真驗證。為了簡化分析，忽略了端接和過孔，采用理想的繞組結(jié)構(gòu)進(jìn)行建模仿真。由于屏蔽層結(jié)構(gòu)的改變幾乎不會影響到副邊繞組，圖14僅給出了原邊繞組的電流密度分布。屏蔽層和原邊繞組復(fù)用后，在相同尺寸下，由于原邊繞組的用銅量增加，原邊繞組損耗降低了13%，說明該繞組結(jié)構(gòu)不僅保留了抑制共模噪聲的功能，而且能夠有效降低原邊繞組損耗。

圖14 繞組電流密度分布對比Fig.14 Comparison of the current distribution

3 實驗結(jié)果

為了驗證所研究的變壓器屏蔽層與功率繞組復(fù)用方案的有效性，搭建了一臺750 W的LLC變換器樣機(jī)，諧振頻率為1.2 MHz。平面集成磁芯和樣機(jī)如圖15所示，變換器的詳細(xì)參數(shù)為：輸入電壓（270±10）V，輸出電壓48 V，功率750 W，諧振頻率1.2 MHz，變壓器變比7∶2，勵磁電感8 μH，諧振電感0.13μH，諧振電容13.2 nF。原邊開關(guān)管采用GaN Systems公司650 V耐壓的增強(qiáng)型GaN高電子遷移率晶體管（high electron mobility transistors，HEMT），型號為GS66506T，驅(qū)動芯片采用Si8273GB；副邊同步整流管采用EPC公司80 V耐壓的增強(qiáng)型GaN HEMT，型號為EPC2029，驅(qū)動采用LM5113。樣機(jī)尺寸為57.9 mm×36.8 mm×8 mm，在不考慮散熱裝置和輔助電源體積的情況下，樣機(jī)的功率密度達(dá)到44 W/mm3。

圖15 磁芯和樣機(jī)Fig.15 Magnetic core and experimental prototype

變換器在諧振頻率點處的滿載穩(wěn)態(tài)波形如圖16所示。圖中，VGS_SP1為Sp1的驅(qū)動電壓，VDS_SP1為Sp1的漏源極電壓，iP為原邊電流?？梢钥闯?，當(dāng)漏源極電壓VDS_SP1下降到零后，驅(qū)動信號VGS_SP1才開始上升，變換器實現(xiàn)了開關(guān)管的ZVS開通。

圖16 滿載穩(wěn)態(tài)波形Fig.16 Steady waveforms under full load

為了驗證變壓器屏蔽層對共模噪聲的抑制效果，重新搭建了一臺相同參數(shù)的LLC變換器樣機(jī)，該樣機(jī)變壓器繞組未加入屏蔽層，其余參數(shù)和外圍電路保持不變。為了評估共模噪聲大小，在變換器原、副邊地之間接一個電容CY。由于電容CY在高頻下呈低阻性，相當(dāng)于為高頻共模電流提供了一條低阻抗回路，通過測量并比較電容CY上流過的電流iPS，可以間接反映樣機(jī)共模噪聲大小，測試電路如圖17所示。

圖17 變換器共模噪聲測試方法Fig.17 CM noise test methods of the converter

圖18為變換器共模電流波形。可以看出，在開關(guān)管開通和關(guān)斷時刻，有較大共模電流從電容CY上流過，該現(xiàn)象和理論分析一致。變壓器未加屏蔽層時，iPS的峰值為0.38 A，采用屏蔽層和功率繞組復(fù)用方案后，iPS的峰值降為0.19 A。實驗結(jié)果表明了所研究的屏蔽方案在抑制共模噪聲方面的有效性。

圖18 變換器原副邊共模電流Fig.18 CM current between primary and secondary side of transformer

將示波器測量得到的iPS數(shù)據(jù)讀取出來，進(jìn)行傅里葉分解，得到150 kHz～30 MHz頻段中iPS不同頻率下幅值的大小，如圖19所示?？梢钥闯觯陂_關(guān)處iPS幅值最大；由開關(guān)橋臂產(chǎn)生的噪聲在一個開關(guān)周期跳變兩次，且兩次的幅值相反，所以頻譜圖中奇次諧波的幅值遠(yuǎn)大于偶次諧波的幅值。相比于變壓器未加屏蔽層的樣機(jī)，加入屏蔽層后的樣機(jī)在全頻段范圍內(nèi)共模噪聲幅值均明顯下降。

圖19 共模噪聲頻譜圖的比較Fig.19 Comparison of CM noise spectrum

圖20為采用集成磁芯結(jié)構(gòu)和一體化繞組方案的樣機(jī)效率曲線。從圖中可以看出，樣機(jī)峰值效率達(dá)到96.6%，滿載效率達(dá)到96%。實驗測試結(jié)果表明，樣機(jī)具有較好的性能表現(xiàn)，從而證明了本節(jié)所研究的繞組結(jié)構(gòu)和磁芯結(jié)構(gòu)的可行性和有效性。

圖20 樣機(jī)效率曲線Fig.20 Efficiency test results

4 結(jié)論

本文研究了一種基于LLC諧振變換器的集成磁芯結(jié)構(gòu)和一體化PCB繞組結(jié)構(gòu)。為了更高的功率密度和效率，電感和變壓器被集成在一個磁芯中，通過高頻磁通抵消有效地降低了磁芯損耗。針對PCB繞組結(jié)構(gòu)較大的共模噪聲問題，研究了一種7∶2匝比的PCB繞組結(jié)構(gòu)布局，其中一半屏蔽層作為原邊繞組，這不僅降低了共模噪聲，還進(jìn)一步提高了效率，并利用有限元仿真軟件加以驗證。最后，基于集成磁芯結(jié)構(gòu)和PCB繞組結(jié)構(gòu)，搭建了一臺功率750 W、諧振頻率1.2 MHz、輸入電壓270 V、輸出電壓48 V的LLC諧振變換器樣機(jī)，其峰值效率為96.6%，功率密度達(dá)44 W/mm3。相關(guān)的共模電流測試和效率測試結(jié)果均證明了所研究方案的可行性和有效性。