用于檢測硬件木馬延時的線性判別分析算法

宋 鈦 黃正峰 徐 輝

①(安徽大學(xué)集成電路學(xué)院 合肥 230601)

②(合肥工業(yè)大學(xué)微電子學(xué)院 合肥 230009)

③(安徽理工大學(xué)計算機(jī)科學(xué)與工程學(xué)院 淮南 232001)

1 引言

近年來，以集成電路為代表的新一代信息技術(shù)產(chǎn)業(yè)，已逐漸成為經(jīng)濟(jì)發(fā)展的首位性、支柱性產(chǎn)業(yè)。為貫徹落實發(fā)展新一代信息技術(shù)的戰(zhàn)略部署，緊抓全球產(chǎn)業(yè)分工變革、經(jīng)濟(jì)結(jié)構(gòu)調(diào)整重大機(jī)遇，努力推動新一代信息技術(shù)發(fā)展取得新突破，積極搶抓國家戰(zhàn)略機(jī)遇，大量代工廠脫穎而出，使集成電路(Integrated Circuit, IC)的設(shè)計、制造、封裝和測試相互分離，產(chǎn)業(yè)鏈加長，不可控因素增多，導(dǎo)致芯片在生產(chǎn)過程中面臨越來越多的安全隱患[1]。

其中威脅最大的就是硬件木馬，它是指在原始電路中通過篡改數(shù)據(jù)、泄密或破壞電路功能等植入的具有惡意功能的冗余電路[2]；具有破壞性、寄生性、隱蔽性、可變異性和潛伏性等特點[3]。其危害性表現(xiàn)在以下3個方面：

(1) 硬件木馬不能像軟件木馬那樣直接被查殺，危害性更大[4]。

(2) 硬件木馬能夠在IC生命周期的任何階段植入，特別是在版圖設(shè)計階段修改一些填充電路。

(3) 引入大量第3方電子設(shè)計自動化(Electronic Design Automation, EDA)工具和知識產(chǎn)權(quán)(Intellectual Property, IP)核，進(jìn)一步加劇了安全隱患，給芯片的可靠性和安全性帶來災(zāi)難性后果[5]。

近年來，針對木馬特征，Chakraborty等人[6]提出使用邏輯測試方法進(jìn)行檢測。該方法基于故障測試的自動化測試模式生成(Automatic Test Pattern Generation, ATPG)技術(shù)，通過測試激勵，在輸出端口觀察輸出響應(yīng)，以達(dá)到檢測硬件木馬的目的。Sabri等人[7]提出一種基于統(tǒng)計的方法生成測試向量，首先檢測出電路節(jié)點中的稀有事件，根據(jù)每個稀有事件的激活條件生成一個最佳測試向量集，該向量集都能將其激活N次(N值由檢測者定義)，從而得到木馬激活的概率。許強(qiáng)等人[8]提出基于路徑延遲檢測硬件木馬，該方法測量幾條指定路徑的延遲并考慮工藝噪聲，在工藝噪聲范圍內(nèi)能檢測出占總電路大小0.36%的木馬。尹勇生等人[9]提出的基于延遲的方法將2個寄存器之間的路徑延遲定義為影子寄存器，通過比對設(shè)計與測試時影子寄存器的頻率識別硬件木馬。

以上研究表明，電路中延時信號可以有效地檢測硬件木馬。因此，本文針對延時信號進(jìn)行分析，選擇低轉(zhuǎn)換概率的節(jié)點植入硬件木馬，通過機(jī)器學(xué)習(xí)(Machine Learning, ML)中的線性判別分析(LDA)分類算法對木馬電路進(jìn)行分類[10]；并且，通過多項式回歸(Polynomial Regression, PR)把硬件木馬檢測問題轉(zhuǎn)化為數(shù)學(xué)問題[11]，揭示了木馬特征及其規(guī)律，為識別木馬提供了依據(jù)，突顯了該方法的泛化能力；另外，面對木馬檢測中亟待解決的檢測時間[12]、檢測難度[13]、可靠性[14]、準(zhǔn)確率等關(guān)鍵性問題，從特征提取、木馬數(shù)據(jù)庫建立、預(yù)測等方面開展研究，達(dá)到準(zhǔn)確識別硬件木馬的目的。隨著ML研究的深入，海量的延時數(shù)據(jù)更有利于進(jìn)行數(shù)據(jù)分析與預(yù)測，為本文提出的ML分類算法提供了契機(jī)。

本文提出的ML分類算法通過區(qū)分延時信號來識別硬件木馬；通過線性回歸算法對木馬數(shù)據(jù)進(jìn)行擬合[15]，將木馬數(shù)據(jù)庫建立問題轉(zhuǎn)化為數(shù)學(xué)問題，使其具有更廣泛的適用性與通用性。并且該分類算法可以選擇合適的溫度和電壓，達(dá)到最高的預(yù)測準(zhǔn)確率。

2 背景知識

2.1 硬件木馬簡介

在電路中植入具有特定目的、使之具有改變邏輯功能的惡意電路，稱為硬件木馬。例如，通過在原始電路中加入額外的門電路，在特定條件下改變其輸出邏輯。

如圖1所示為“1”觸發(fā)邏輯的硬件木馬結(jié)構(gòu)，其中，硬件木馬的輸入端A,B,C,D連接邏輯功能電路，觸發(fā)邏輯部分輸出全為1時，會把原始電路節(jié)點的邏輯值M修改為～M，硬件木馬通過改變原始電路節(jié)點的邏輯值，達(dá)到改變初始邏輯功能的目的。

圖1 硬件木馬結(jié)構(gòu)

2.2 基于延時分析的檢測技術(shù)

基于延時的HT檢測方法是根據(jù)在相同激勵且沒有工藝偏差的情況下，檢測木馬的路徑延時。由于柵電容增加，路徑延時一定會大于干凈電路中的路徑延時。所以在特定的延時路徑上，對待檢測電路的路徑延時進(jìn)行檢測，并與干凈電路中相應(yīng)的路徑延時進(jìn)行對比，即可檢測出是否含有HT。

如圖2所示，黃金芯片為干凈芯片，它所對應(yīng)的延時被提取生成黃金指紋，當(dāng)待測芯片的延時與之相同則認(rèn)為是干凈芯片，反之，則為可疑芯片。

圖2 延時信號分析

3 文本方法

3.1 LDA分類方法

本文利用芯片工作時的旁路信息(電路延時信息)來對木馬進(jìn)行檢測。其原理是電路中植入的硬件木馬會對芯片的路徑延時產(chǎn)生影響，因此通過觀察芯片的旁路信號并與原始芯片的旁路信息作比較，進(jìn)而檢測出芯片中是否有硬件木馬的存在。對電路進(jìn)行基于旁路分析的硬件木馬檢測的最大優(yōu)點是可以使硬件木馬在不被觸發(fā)的情形下被檢測出來。

為了區(qū)分木馬電路與干凈電路的延時，本文使用LDA進(jìn)行分類。LDA是一種處理高維數(shù)據(jù)的模式識別降維算法。LDA的目標(biāo)是通過最大化類間散布矩陣，同時最小化類內(nèi)散布矩陣來找到原始數(shù)據(jù)集的最佳低維表示，將高維空間嵌入到低維空間中，同時保留大部分所需的特征信息。此類技術(shù)主要可用于降低高維數(shù)據(jù)的維數(shù)。LDA的中心思想是找到最能將數(shù)據(jù)從兩個或多個類別中分離出來的特征的線性組合。憑借特征分解，得到的組合給出了更簡潔的數(shù)據(jù)表示，并保留了判別信息以供以后分類。

為簡單起見，LDA分類方法如圖3所示。

圖3描述了LDA分類算法，分別以失敗的分類(a)與成功的分類(b)進(jìn)行對比予以說明。其中，藍(lán)點和紅點分別代表干凈電路的延時與木馬電路的延時。由圖(a)可以看出，當(dāng)兩類點映射到子空間“a”中時，藍(lán)點與紅點沒有分開，但當(dāng)它們在圖(b)中映射到子空間“b”后，藍(lán)點與紅點成功地進(jìn)行了分離。此類技術(shù)主要可用于降低高維數(shù)據(jù)的維數(shù)，本質(zhì)上是學(xué)習(xí)一組參數(shù)(特征值)，這些參數(shù)用于將給定數(shù)據(jù)投影到可以將它們分開的最佳維度。該算法流程如算法1所示。

圖3 LDA分類算法

算法1 LDA 算法

3.2 線性回歸算法

為了更好地預(yù)測木馬電路，找出木馬電路特征與規(guī)律，對已經(jīng)認(rèn)定是木馬的電路進(jìn)行分析，從而建立木馬特征庫。本文使用線性回歸擬合木馬數(shù)據(jù)，通俗來講，即總有一條曲線，它能擬合所有樣本點，使均方誤差值最小，從而達(dá)到擬合數(shù)據(jù)的目的。線性回歸是利用線性回歸方程對一個或多個自變量和因變量之間關(guān)系進(jìn)行建模的一種回歸分析。線性回歸算法是由線性疊加函數(shù)表示決策函數(shù)，之后利用最小化損失函數(shù)通過監(jiān)督學(xué)習(xí)的方法得到對訓(xùn)練集樣本而言最好的模型，最后利用該模型對新樣本數(shù)據(jù)的標(biāo)簽值進(jìn)行分析預(yù)測。

圖4為不同電壓下(x軸0.3～1.2V)測得的19個電路延時(y軸單位為ps)，為了確定兩個變量電壓和延時的關(guān)系，希望尋求一定的規(guī)則和方法，使得所估計的樣本回歸方程是總體回歸方程的最理想代表，最理想的回歸直線應(yīng)該盡可能從整體來看最接近各實際觀察點，即散點圖中各點到回歸直線的垂直距離(d1～d19)，即因變量的實際值與相應(yīng)的回歸估計值的離差整體來說為最小。由于離差有正有負(fù)，正負(fù)會相互抵消，通常采用觀測值與對應(yīng)估計值之間的離差平方總和來衡量全部數(shù)據(jù)總的離差大小。因此，回歸直線應(yīng)滿足的條件是：全部觀測值與對應(yīng)的回歸估計值的離差平方的總和為最小，線性回歸算法的模型為

圖4 線性回歸方程

其中，x是輸入的特征向量，y是輸出的標(biāo)簽，w和b是模型參數(shù)。

線性回歸模型包含參數(shù)w和b，求出最優(yōu)參數(shù)w，b。本文選用的參數(shù)估計方法為均方誤差最小化，其包括構(gòu)建損失函數(shù)和梯度下降法兩部分，線性回歸算法流程如算法2所示。

算法2 線性回歸算法

從算法中可以看出，根據(jù)正態(tài)分布初始化模型參數(shù)，然后執(zhí)行前向傳播。根據(jù)定義的損失函數(shù)L(例如交叉熵)，計算損失函數(shù)L相對于權(quán)重w的梯度G1。首先通過隨機(jī)梯度下降更新模型參數(shù)，然后使用懲罰項J以確保所有權(quán)重將逐漸接近+1，-1或0。通過定義的懲罰項更新所有參數(shù)后，將執(zhí)行下一次迭代。迭代過程一直進(jìn)行到滿足訓(xùn)練精度要求。

4 實驗結(jié)果

4.1 木馬設(shè)計與注入

本文采用Synopsys公司的Design Compiler綜合工具在45nm工藝下對RTL級電路進(jìn)行綜合，將綜合后的電路轉(zhuǎn)化為SPICE格式的電路網(wǎng)表，并采用蒙特卡羅模擬不同芯片間的工藝噪聲，具體仿真過程如圖5(a)所示。

圖5 實驗設(shè)置

基準(zhǔn)電路來自NXP半導(dǎo)體提供的工業(yè)設(shè)計，在關(guān)鍵路徑中轉(zhuǎn)換概率較小的結(jié)點中值入如圖5(b)所示的計數(shù)器型硬件木馬，當(dāng)計數(shù)達(dá)到預(yù)設(shè)值時，硬件木馬被觸發(fā)，電路的輸出值發(fā)生改變，導(dǎo)致電路功能紊亂。本文設(shè)計了不同功耗的木馬模塊。盡管有木馬類型、順序或組合，但本地木馬功率密度(Local Trojan Power Density, LTPD)是影響檢測結(jié)果的唯一因素。將IC區(qū)域劃分為10×10個塊，并在這些塊內(nèi)的空白處插入一個木馬。木馬電路使用與IC相同的標(biāo)準(zhǔn)單元實現(xiàn)，LTPD從0.004變化到0.448 μW/μm2，而平均芯片功率密度為1.2 6 μW/μm2。假設(shè)木馬是在制造階段通過更改掩碼插入的，由于路由空間有限，攻擊者傾向于將木馬放置在一個塊內(nèi)，而不是分布式地對于不同PV級別的每個基準(zhǔn)測試，會生成10000個插入不同位置的不同大小木馬的芯片。

本文模擬了一個真實的工藝偏差(Process Variation, PV)實驗設(shè)置，并將其添加到門級參數(shù)中。測試了4種不同的基準(zhǔn)電路(AES, MIPS, RS Decoder, JPEG Encoder)，并在電路上改變木馬的大小和位置。

IC基準(zhǔn)電路：(1)128位AES加密電路；(2)32位MIPS電路；(3)Reed-Solomon (RS)電路；(4)JPEG電路。表1給出了基準(zhǔn)測試的基本信息，包括門數(shù)、內(nèi)核尺寸和總功耗，標(biāo)準(zhǔn)電壓為1.1V，頻率為1 GHz。使用synopsys的設(shè)計編譯器綜合工具將基準(zhǔn)映射到Nangate 45nm庫，并使用Synopsys的Primetime-PX估算特定時期內(nèi)隨機(jī)的平均功耗。

表1 測試臺數(shù)據(jù)

對于每個注入木馬的電路，提取相應(yīng)的電路延時，并將電路響應(yīng)數(shù)字化并收集。所有設(shè)計均使用45nm開放單元庫進(jìn)行綜合。在這個過程中，所有狀態(tài)元素都被去除，只留下了組合電路結(jié)構(gòu)。為了評估每個基準(zhǔn)電路，使用商業(yè)ATPG工具。被測電路包含每個電路的名稱、大小和邏輯深度的信息。在測試模式下，干凈電路在測試向量激勵下的延時為“黃金模型”，通過與黃金模型比較，判斷電路是否有木馬。

使用HSPICE對電路延時進(jìn)行仿真，如圖6所示，準(zhǔn)備2000組無木馬電路，向1000組電路注入木馬(改變輸出邏輯功能)，即定義為木馬電路，提取1000組無木馬電路的延時和木馬電路的延時，組成2000組原始數(shù)據(jù)單元，并進(jìn)行標(biāo)記(label)，將原始數(shù)據(jù)導(dǎo)入ML工具Python，取1639個單元的數(shù)據(jù)(82%)為訓(xùn)練集，361個單元(18%)作為測試集，建立KNN預(yù)測模型，以準(zhǔn)確率作為評價分類性能的指標(biāo)，準(zhǔn)確率公式為

圖6 實驗流程

4.2 延時數(shù)據(jù)分析

為了找出HT的特征與規(guī)律，有必要對木馬的延時特征函數(shù)化，以形成木馬特征數(shù)據(jù)庫，為判定木馬提供依據(jù)。因此，本文通過改變電壓的方式，采集不同電壓下的延時數(shù)據(jù)，分別在0.3～1.2V共19個電壓下，對木馬電路與干凈電路進(jìn)行了1000次延時數(shù)據(jù)的采集，其延時分布如圖7所示，紅色區(qū)域為木馬電路的延時分布，藍(lán)色區(qū)域為干凈電路的延時分布。

從圖7的延時分布可以看出，干凈電路與木馬電路的延時高度重合，但藍(lán)色區(qū)域并未完全被紅色區(qū)域所覆蓋，意味著它們有細(xì)微的差異。因此，實驗分別對干凈電路與木馬電路的延時數(shù)據(jù)進(jìn)行了特征提取，通過線性回歸對延時數(shù)據(jù)進(jìn)行線性擬合，實驗結(jié)果如圖8所示。

圖7 不同電壓下木馬電路與干凈電路延時對比

圖8為干凈電路與木馬電路的線性擬合結(jié)果，它們分別由1000條延時數(shù)據(jù)擬合而成。為了形成木馬特征數(shù)據(jù)庫，本文只討論木馬電路的線性擬合結(jié)果，并生成其中一條擬合直線的線性回歸方程，如式(2)所示。

圖8 干凈電路與木馬電路線性擬合對比

此函數(shù)為其中一條擬合直線的線性回歸方程，其中，x為加載電壓，y(x)為所對應(yīng)的延時。當(dāng)待測電路在指定電壓下的延時滿足此公式時，即可判定待測電路為木馬電路。同理，根據(jù)1000條木馬電路的擬合直線，即可生成1000組類似方程，生成木馬特征數(shù)據(jù)庫，此特征庫可為判定木馬電路提供依據(jù)。

4.3 實驗結(jié)果與分析

本文使用識別率指標(biāo)(Detection Rate)來表明所提出的木馬檢測方法的優(yōu)越性，如表2所示分別比較了4種不同木馬檢測方法的識別率，4種方法分別為GNJ[16]，BSC[17]，LPA[18]和ML[19]。

實驗結(jié)果分析：在這個實驗中，我們比較了不同木馬檢測方法在各種基準(zhǔn)電路下的結(jié)果，從表2中4種不同基準(zhǔn)電路AES, MIPS, RS和JPEG的比較結(jié)果可以看到，木馬檢測率隨著LTPD的增加而增加，本文方法優(yōu)于其他方法，其檢測率最高。IC芯片工作時產(chǎn)生的旁路信號是一種模擬高頻信號，這種信號十分微弱，而且信號在傳遞過程中會受到噪聲等多種因素的影響，很難準(zhǔn)確地對其進(jìn)行檢測。不僅如此，對旁路信號進(jìn)行去噪處理也會削弱原始信號，對后期的分析檢測造成一定影響。另一方面，由于旁路信號具有成分復(fù)雜、高維等特點，直接對原始信號進(jìn)行處理很容易造成“維數(shù)”災(zāi)難，檢測效果往往不是很理想。以“金片”旁路信號作為參考模板，對待測芯片的旁路信號進(jìn)行識別，本質(zhì)上屬于分類決策問題, 由于工藝噪聲等因素影響，對于不同芯片或者同一芯片的不同批次，采集到的旁路信號不盡相同，這給硬件木馬的潛伏提供了便利條件，同時也給模式的匹配帶來困難，不利于進(jìn)一步的分類決策。線性判別分析(LDA)使木馬分類變得非常容易。因為LDA本身是一種處理高維數(shù)據(jù)的模式識別降維算法，它將高維空間嵌入到低維空間中，同時保留大部分所需的特征信息，因此面對高維數(shù)據(jù)時其分類效果最好。

表2 本文識別率與以往技術(shù)的比較(%)

4.4 溫度與電壓分析

集成電路會受到環(huán)境溫度變化的影響，改變電子和空穴的遷移率，同時改變了器件的閾值電壓，從而可能導(dǎo)致異常的電路電氣行為或更細(xì)微的電氣退化。為了解決這個問題，圖9顯示了VT靈敏度分析對電路的影響。在這項工作中，我們使用如圖9(a)所示的溫度傳感器，它是一個開環(huán)運算跨導(dǎo)放大器，具有由雙極晶體管Q1和Q2形成的差分對?；叵胍幌?，雙極晶體管的集電極電流對溫度具有指數(shù)依賴性，Q1和Q2位置之間的溫差ΔT將反映在輸出電壓Vout上。因此，如果我們將Q1放置在靠近CUT而Q2遠(yuǎn)離CUT和任何其他熱源，使得Q1感應(yīng)到靠近CUT的溫度而Q2感應(yīng)到參考溫度，那么Vout將響應(yīng)溫度的變化Q1的位置是由CUT的功耗變化引起的。

圖9(b)中的虛線曲線顯示了一個可能的初始傳遞函數(shù)。原因是傳感器以開環(huán)配置工作，其輸出電阻非常高，以實現(xiàn)所需的高靈敏度，這使得Vout對過程變化非常敏感。因此，在將傳感器用于測試方案之前，需要精確控制其傳遞函數(shù)，并將Vout調(diào)整到期望值Vref，該值選擇在接近Vdd的線性區(qū)域內(nèi)。為此，我們采用晶體管MCALN和MCALP，它們作為電壓控制的電流源工作，并在雙極晶體管Q1和Q2處引入可控的不平衡。改變校準(zhǔn)電壓CALP和CALN以改變傳遞函數(shù)并校準(zhǔn)傳感器，使得ΔT=0時Vout=Vref，如圖9(b)的連續(xù)曲線所示。

考慮CUT和溫度傳感器均無木馬的情況。如果我們只打開溫度傳感器的電源，那么將能夠通過改變CALP或CALN來校準(zhǔn)它，使得Vout=Vref，如圖9(c)所示，假設(shè)任何無木馬的CUT都會在區(qū)間[Vmin, Vmax]內(nèi)產(chǎn)生Vref2。所有上述區(qū)間都可以通過對分割矩陣批次中的一組無木馬芯片進(jìn)行表征來提取，以便考慮所有制造變化。

圖9 溫度和電壓校準(zhǔn)設(shè)置

圖10描繪了木馬檢測數(shù)量在VT空間上的變化，電壓范圍(0.8～1.2V)，溫度范圍(-20°C～120°C)。實驗結(jié)果表明，當(dāng)電壓在1V左右，溫度在36°C左右時，檢測到的木馬數(shù)量最多。可以注意到，VT對可木馬檢測數(shù)量存在很大差異，即在較低的電源電壓、較低的溫度往往會增加缺陷檢測的難度，原因在于木馬在特定VT下才被激活。因此，合理選擇VT可以大大提高木馬檢測性能。

圖10 不同溫度和電壓下檢測到的木馬數(shù)量

4.5 挑戰(zhàn)

本文方法的局限性：旁路分析檢測方法都需要“金片”(不含木馬的IC)作為參考模板，該檢測形式雖然有效但仍存在一定的局限性。一方面，由于工藝噪聲的存在，檢測效果往往不是很理想，尤其是基于延遲信息的旁路檢測；另一方面，對于某些類型的木馬，如通過改變電路板上的電路厚度來植入的木馬，就很難得到真正的“金片”。因此，如何獲取高質(zhì)量的有效旁路信號是木馬檢測的重要前提，對旁路信號進(jìn)行物理建模，描述其統(tǒng)計分布特性，找出由木馬造成的旁路信號差異，建立最優(yōu)匹配測度，達(dá)到與參考模板的最佳匹配。

5 結(jié)束語

芯片在生產(chǎn)過程中可靠性問題日益嚴(yán)俊。本文提出一種基于旁路信號的硬件木馬檢測方法，探索了機(jī)器學(xué)習(xí)分類算法在硬件木馬檢測方面的應(yīng)用，初步凝練了硬件木馬的科學(xué)問題與關(guān)鍵挑戰(zhàn)，從分類、回歸等角度提出了創(chuàng)新性的研究方向，提示了木馬的特征與規(guī)律。在溫度和電壓影響方面，分析了機(jī)器學(xué)習(xí)預(yù)測模型對識別木馬的重要性，對促進(jìn)芯片可靠性研究起到了積極推動作用。