高頻率高密度電力電子系統(tǒng)PCB的優(yōu)化設(shè)計(jì)研究

陳之秀，劉洋 ，張涵舒，夏曄，王浩，劉鑫

（1.華中科技大學(xué)人工智能與自動(dòng)化學(xué)院，湖北 武漢 430074；2.長江大學(xué)電子信息學(xué)院，湖北 荊州 434023）

寬禁帶功率半導(dǎo)體器件（wide band gap，WBG）具有更低的導(dǎo)通電阻、更高的開關(guān)速度、更高的工作溫度和在高壓下工作的能力，這些優(yōu)勢可以使功率變換器具有更高的開關(guān)頻率和功率密度[1-2]。但是，WBG器件的高速開關(guān)性能也對功率回路和驅(qū)動(dòng)回路的布局提出了獨(dú)特的挑戰(zhàn)，并且高頻開關(guān)不可避免地會(huì)帶來更高的di/dt和dv/dt，引起電壓和電流振蕩。不恰當(dāng)?shù)牟季址绞綍?huì)降低開關(guān)速度、增加開關(guān)損耗。文獻(xiàn)[3]還研究分析了由自導(dǎo)通引起的誤觸發(fā)，并發(fā)現(xiàn)布線的寄生電感是功率器件自導(dǎo)通的主要影響因素。文獻(xiàn)[4]研究了開關(guān)器件寄生電容和布線路徑寄生電感之間的寄生諧振，并指出寄生諧振在快速開關(guān)時(shí)會(huì)引起過沖和振鈴。

為此，當(dāng)前國內(nèi)外針對WBG器件的研究熱點(diǎn)主要是新型驅(qū)動(dòng)拓?fù)洹⑵骷纳鷧?shù)建模及其影響、高開關(guān)頻率和寄生參數(shù)導(dǎo)致的電磁干擾（electromagnetic interference，EMI）問題、功率密度提升等。文獻(xiàn)[5-6]通過最小化環(huán)路面積以及通過最小化開關(guān)和電容器之間的距離來減小寄生電感，但是，由于沒有考慮消除磁通量，因此寄生電感的減小受到限制。文獻(xiàn)[7]對比了三種印刷電路板（printed circuit board，PCB）布局方式對寄生電感的影響。文獻(xiàn)[8]以雙脈沖測試電路為基礎(chǔ)，提出氮化鎵高電子遷移率晶體管（GaN high electron mobility transistor，GaN HEMT）開關(guān)特性分析模型，文獻(xiàn)[9]研究了開關(guān)電源中印刷電路板寄生參數(shù)及功率器件瞬態(tài)特性產(chǎn)生的傳導(dǎo)電磁干擾現(xiàn)象，文獻(xiàn)[10]以600 V GaN HEMT為研究對象，研究其共源共柵結(jié)構(gòu)引起的開關(guān)動(dòng)態(tài)過程及其寄生參數(shù)的影響，文獻(xiàn)[11]研究了寄生參數(shù)對碳化硅金屬-氧化物半導(dǎo)體場效應(yīng)晶體管（silicon carbide metal-oxide-semiconductor field-effect transistor，SiC MOSFET）柵源極電壓影響，文獻(xiàn)[12]研究了開關(guān)過程中各個(gè)寄生參數(shù)對SiC MOSFET柵源極電壓影響。但是在低頻工作區(qū)間，以上方法通常會(huì)造成損耗和電感的增加。

上述介紹了關(guān)于PCB高頻化的相關(guān)研究，同時(shí)，為了保證電子設(shè)備在PCB的高熱密度下的安全性和可靠性，針對高功率密度熱管理問題，國內(nèi)外學(xué)者也進(jìn)行了很多研究。文獻(xiàn)[13]中應(yīng)用SolidWorks軟件建立電源模塊的三維模型，根據(jù)ANSYS熱仿真得到的溫度場分布優(yōu)化了元件布局，驗(yàn)證了電源模塊的合理分配布局可以顯著提高其可靠性。但是該研究僅適用于特定的電源模塊，不具有通用性。文獻(xiàn)[14]綜合熱傳導(dǎo)、對流換熱與流體力學(xué)理論，針對電力電子裝置的典型強(qiáng)迫風(fēng)冷散熱系統(tǒng)，提出一種強(qiáng)迫風(fēng)冷散熱系統(tǒng)體積最優(yōu)的優(yōu)化設(shè)計(jì)方法。文獻(xiàn)[15]開發(fā)了一種嵌入在PCB上的銅塊結(jié)構(gòu)，用于提高器件系統(tǒng)的散熱性能，并通過仿真和實(shí)驗(yàn)證明了散熱銅塊的可行性。文獻(xiàn)[16]提出一種新的多層印刷電路板冷卻結(jié)構(gòu)來實(shí)現(xiàn)更高的功率密度，同時(shí)保持散熱性能，實(shí)驗(yàn)結(jié)果表明相同的工作溫度下功率密度提高了31%。但是該方法制造復(fù)雜，生產(chǎn)成本高。文獻(xiàn)[17]提出PCB過孔和散熱焊盤的數(shù)學(xué)分析熱阻模型和設(shè)計(jì)優(yōu)化方法，并通過計(jì)算流體力學(xué)模擬和實(shí)驗(yàn)驗(yàn)證其有效性，使設(shè)計(jì)人員能夠快速地優(yōu)化PCB設(shè)計(jì)方案。文獻(xiàn)[18]針對三輪電動(dòng)汽車中非隔離DC-DC變換器，采用FloThermXT熱仿真軟件進(jìn)行了電熱分析，得出了所需的走線寬度和元件的位置優(yōu)化，并描述了測量過程，在實(shí)驗(yàn)方法和數(shù)值方法之間已經(jīng)建立了良好的相關(guān)性。文獻(xiàn)[19]提出在Simulink和COMSOL中分別構(gòu)建基于物理模型的電路模型和基于有限元的熱模型，通過Matlab控制腳本實(shí)現(xiàn)了電熱聯(lián)合仿真，為電熱耦合仿真提供思路。

為此，本文首先從解決高頻化PCB的寄生參數(shù)出發(fā)，將垂直多回路的布局方式應(yīng)用到PCB的功率回路和驅(qū)動(dòng)回路，以減小PCB寄生參數(shù)，通過Q3D寄生提取軟件發(fā)現(xiàn)功率回路寄生參數(shù)降低了約30%，驅(qū)動(dòng)回路寄生參數(shù)降低了約50%，同時(shí)建立高開關(guān)頻率下的熱模型，研究了散熱過孔之間的距離以及過孔直徑對PCB散熱的影響，用于指導(dǎo)PCB的熱優(yōu)化設(shè)計(jì)，從減小開關(guān)損耗和提高散熱效率兩個(gè)方面提升功率系統(tǒng)效率，最后，通過物理實(shí)驗(yàn)驗(yàn)證了方法的有效性。

1 功率和驅(qū)動(dòng)環(huán)路優(yōu)化布局

本部分首先對功率器件進(jìn)行建模并分析寄生參數(shù)的影響，然后介紹垂直多回路的優(yōu)化方法，最后通過仿真實(shí)驗(yàn)驗(yàn)證了該方法的有效性。

1.1 功率器件建模及寄生參數(shù)影響分析

圖1為SiC MOSFET封裝的寄生參數(shù)等效模型。為了簡化驅(qū)動(dòng)電路參數(shù)，將上部開關(guān)簡化為二級管和輸出電容。

圖1 SiC封裝寄生參數(shù)模型Fig.1 Parasitic parameter model of SiC package

1.1.1 開通瞬態(tài)過程

MOSFET開通瞬態(tài)過程可以分為三個(gè)階段。驅(qū)動(dòng)電壓VG從負(fù)到正的過程中，柵極-源極電容Cgs充電直到柵源電壓VGS等于閾值電壓Vth；當(dāng)VGS＞Vth時(shí)，輸出電流從上管二極管流向SiC MOSFET，漏極電流Ich從0上升直到達(dá)到負(fù)載電流穩(wěn)定值Iload，Ld的感應(yīng)電壓導(dǎo)致漏源電壓VDS下降，漏源電容Cds和柵漏電容Cgd通過MOSFET釋放電荷；上管續(xù)流二極管進(jìn)入反向恢復(fù)過程，VDS繼續(xù)下降，電源電路電流Id等于Iload與反向恢復(fù)電流之和，當(dāng)VDS降至導(dǎo)通狀態(tài)電壓時(shí)，SiC MOSFET的導(dǎo)通瞬態(tài)過程結(jié)束。

由于Ls，Ld和下管的寄生電容形成串聯(lián)諧振電路，Id出現(xiàn)振蕩現(xiàn)象，震蕩頻率如下式：

式中：f為振蕩頻率；Lloop為回路寄生電感；Ceq為下管的的寄生電容。

直流母線上的寄生電感越大，諧振頻率越低，電路呈感性。當(dāng)功率回路寄生電感越大時(shí)，柵極電壓和漏級電流振蕩頻率會(huì)降低，但是當(dāng)柵極寄生電感LG過大時(shí)，柵極電壓的過沖和振蕩會(huì)越嚴(yán)重，可能會(huì)導(dǎo)致柵極電壓超過器件允許的最大電壓值，所以我們需要降低柵極寄生參數(shù)。

1.1.2 關(guān)斷瞬態(tài)過程

關(guān)斷瞬態(tài)過程可以分為四個(gè)階段。VG從正電壓降至負(fù)電壓VEE的過程中，Cgs和Cgd放電，當(dāng)VGS下降到米勒電壓Vmiller時(shí)，此階段結(jié)束；由于VDS的升高和電容電壓的下降，Cds和Cgd開始充電，漏極電流Ich＜Iload，當(dāng)電容電壓降至-VF時(shí)，續(xù)流二極管處于導(dǎo)通狀態(tài)，該階段結(jié)束；當(dāng)VGS＞Vth時(shí)，輸出電流從SiC MOSFET流向續(xù)流二極管，雜散電感Ld的感應(yīng)電壓導(dǎo)致VDS過沖，并且Ld越大，過沖電壓越大，當(dāng)VGS下降到Vth時(shí)，該階段結(jié)束；Cgs繼續(xù)放電，直到VGS=VEE，關(guān)斷瞬態(tài)過程結(jié)束。SiC MOSFET的電壓和電流在此階段由于寄生電感和管子的寄生電容相互作用形成串聯(lián)諧振電路，開通過程一樣會(huì)產(chǎn)生震蕩。

根據(jù)開關(guān)過程可知功率回路寄生參數(shù)會(huì)讓漏源電壓出現(xiàn)較大的電壓過沖，并且功率回路寄生參數(shù)越大，電壓過沖就越嚴(yán)重，甚至?xí)p壞功率器件，所以可以通過降低功率回路寄生參數(shù)，保護(hù)器件不受損壞。

1.2 垂直多回路優(yōu)化方法

文獻(xiàn)[7]中給出了針對功率環(huán)路對寄生電感影響的研究，對比橫向功率結(jié)構(gòu)和垂直功率結(jié)構(gòu)的PCB布局，通過Q3D軟件和雙脈沖物理實(shí)驗(yàn)，發(fā)現(xiàn)垂直功率環(huán)布局提高了近3.5%的系統(tǒng)效率。

本文中，我們將參考文獻(xiàn)[19]中提出的垂直多回路結(jié)構(gòu)推廣應(yīng)用到SiC柵極驅(qū)動(dòng)的PCB中，研究寄生參數(shù)的影響。

圖2為電流方向相同的導(dǎo)體示意圖，其中，直線箭頭是兩個(gè)導(dǎo)體并聯(lián)連接時(shí)的電流流向，圓弧箭頭指示磁通量的方向。由圖2可知，磁通的方向在導(dǎo)體之間相反，并且在導(dǎo)體外部方向相同。

圖2 電流方向相同的導(dǎo)體Fig.2 Conductors with the same current direction

兩個(gè)導(dǎo)體之間所產(chǎn)生的等效電路如圖3所示。通過理論推導(dǎo)發(fā)現(xiàn)在相鄰兩導(dǎo)體材料和厚度相同的情況下，導(dǎo)體上的總阻抗與導(dǎo)線中的互感M成正相關(guān)，而互感M與導(dǎo)線間的距離成反相關(guān)。所以想要減小導(dǎo)線上寄生電感值，應(yīng)該增加導(dǎo)線間間距。

圖3 導(dǎo)體間電壓等效電路Fig.3 Equivalent circuit of voltage between conductors

參考文獻(xiàn)[20]根據(jù)垂直多回路的布局方式隨著PCB層數(shù)增多電磁抵消效果會(huì)更好，提出了基于六層板的貼片器件布局結(jié)構(gòu)。但是六層板由于特殊的生產(chǎn)設(shè)備，成本會(huì)大幅增加，且生產(chǎn)周期長，維修困難。故本文基于四層板設(shè)計(jì)垂直多回路的布局，為了達(dá)到更好效果，本文選用的SiC器件為通孔型封裝。圖4為PCB布局優(yōu)化示意圖。

圖4 PCB布局優(yōu)化示意圖Fig.4 Schematic diagram of PCB layout optimization

如圖4所示，首先將該理論方案應(yīng)用于驅(qū)動(dòng)回路中，在器件導(dǎo)通電阻和關(guān)斷電阻之間建立返回路徑降低驅(qū)動(dòng)回路的寄生參數(shù)。結(jié)合過孔，這種布局方式可進(jìn)一步降低回路面積。

為了驗(yàn)證垂直多回路布局方式在SiC柵極驅(qū)動(dòng)的PCB布局中的有效性，采用文獻(xiàn)[7]提出的垂直功率環(huán)布局方式與新型布局方式進(jìn)行對比實(shí)驗(yàn)。PCB寄生電感的提取采用ANSYS Q3D軟件進(jìn)行。所提取的PCB主要寄生參數(shù)如表1所示。表1中，Ld為功率回路寄生參數(shù)；Ls為上管到下管的寄生參數(shù)；Lss為下管到同軸分流器的寄生參數(shù)；Lss2為同軸分流器到電源負(fù)極的寄生參數(shù)；LG1，LG2分別為上、下管的柵級寄生參數(shù)。

表1 PCB寄生參數(shù)提取Tab.1 PCB parasitic parameter extraction

由表1所提取的功率參數(shù)可知，功率回路寄生電感降低30%左右，驅(qū)動(dòng)回路寄生參數(shù)降低約50%.

1.3 仿真實(shí)驗(yàn)

動(dòng)態(tài)特性說明了功率半導(dǎo)體在開關(guān)瞬態(tài)期間的性能。它們也被稱為開關(guān)特性。功率半導(dǎo)體器件最重要的動(dòng)態(tài)特性包括開關(guān)能量損耗，開關(guān)過渡參數(shù)（例如，開關(guān)時(shí)間，di/dt和dv/dt），動(dòng)態(tài)尖峰（例如，電流/電壓過沖/下沖）和寄生振鈴，雙脈沖測試是表征功率半導(dǎo)體動(dòng)態(tài)性能的一種廣泛接受的方法。

本次仿真實(shí)驗(yàn)采用Pspice仿真平臺，在輸入電壓為300 V的條件下進(jìn)行仿真實(shí)驗(yàn)，負(fù)載電感為250μH，仿真電路如圖5所示。

圖5 帶寄生參數(shù)的雙脈沖仿真平臺Fig.5 Double pulse simulation platform with parasitic parameters

將表1中參數(shù)代入如圖5所示的Pspice仿真電路中，得到兩種PCB布局方案在300 V直流母線條件下的仿真波形如圖6所示。

圖6 兩種布局方式下的仿真波形Fig.6 Simulation waveforms of two layouts

根據(jù)仿真的開關(guān)瞬態(tài)可以得到雙脈沖測試數(shù)據(jù)，如表2所示。由表2中數(shù)據(jù)可以看出，相比于垂直功率環(huán)，垂直多回路布局方式在開通、關(guān)斷時(shí)間更短；電壓、電流超調(diào)更??；開通、關(guān)斷的損耗更小。經(jīng)過計(jì)算可知，垂直多回路的布局方式在開關(guān)時(shí)間上優(yōu)化了5.6%，在開關(guān)損耗上優(yōu)化了約3.8%，所以垂直多回路布局方式可以有效地優(yōu)化器件的開關(guān)性能。

表2 雙脈沖測試數(shù)據(jù)Tab.2 Double pulse test data

2 PCB熱優(yōu)化設(shè)計(jì)方法

2.1 散熱過孔優(yōu)化

PCB中散熱過孔通過內(nèi)層和底層銅箔水平傳熱方式，將熱量逐漸散發(fā)到PCB各處，最后傳遞到空氣中，實(shí)現(xiàn)熱平衡目的，其PCB的垂直結(jié)構(gòu)如圖7a所示，水平結(jié)構(gòu)如圖7b所示。圖7中，Φ，s，tPTH分別為過孔直徑、過孔間距和過孔鍍層厚度；tCu，tFR4分別為銅層厚度、FR4板厚度；l，w分別為PCB的長度和寬度。

圖7 PCB結(jié)構(gòu)示意圖Fig.7 Schematic diagram of PCB structure

每個(gè)過孔單元有三個(gè)垂直散熱路徑，即過孔填充物、過孔鍍層、銅和環(huán)氧玻璃布基FR4層，過孔單元的垂直熱阻由這三部分并聯(lián)而成，從垂直熱傳遞的角度來看，過孔單元等效并聯(lián)組成PCB的熱阻，為了簡化分析過程，過孔陣列的熱阻基于相同尺寸（l×w×t）FR4熱阻進(jìn)行歸一化，其中t為厚度，得到單位熱阻Θvia,n的表達(dá)式如下所示：

式中：Θvia為總熱阻；k為導(dǎo)熱系數(shù)；kfiller為過孔填充材料的熱導(dǎo)率；kFR4為環(huán)氧玻璃布基FR4的熱導(dǎo)率。

使用Matlab對式（2）進(jìn)行參數(shù)分析。標(biāo)準(zhǔn)過孔鍍層厚度tPTH為25μm。

首先，探究PCB單位熱阻與過孔間距s的關(guān)系。根據(jù)式（2）中的參數(shù)可知，可以針對不同的填充材料、PCB厚度和過孔直徑描繪過孔熱阻相對于過孔間距s的曲線，如圖8所示。圖8中包含四組曲線，分別為過孔填充材料的導(dǎo)熱率為0.026 W/（m·K），10 W/（m·K），20 W/（m·K），57.3 W/（m·K），在每種填充材料下，將過孔直徑設(shè)為0.6 mm，1.0 mm，1.6 mm?？梢钥闯?，其他條件一定時(shí)，當(dāng)過孔間距s增加時(shí)，過孔單位熱阻Θvia,n隨之上升。因此，s應(yīng)該是設(shè)計(jì)得盡可能小，以降低印刷電路板過孔陣列的熱阻。但是在實(shí)際生產(chǎn)過程中，最小過孔間距取決于制造商的制造能力，并且過孔間距很小時(shí)生產(chǎn)成本很高。一般來說，0.2 mm是多數(shù)制造商通常規(guī)定的最小過孔間距。因此，本文后續(xù)分析中取過孔間距s=0.2 mm。

圖8 熱阻與過孔間距s的關(guān)系Fig.8 The relationship between thermal resistance and via spacing s

其次，探究PCB單位熱阻與過孔直徑Ф以及過孔中填充材料熱導(dǎo)率的關(guān)系，設(shè)置PCB的厚度t=1.6 mm，如圖9所示。當(dāng)過孔未填充時(shí)，最佳過孔直徑約為0.25 mm。當(dāng)過孔填充材料的熱導(dǎo)率小于等于57.3 W/（m·K）時(shí)，對于不同的填充材料，都存在一個(gè)最佳過孔直徑使得熱阻最小。

圖9 熱阻與通孔直徑Ф和填料熱導(dǎo)率關(guān)系Fig.9 The relationship between thermal resistance and through hole diameter and filler thermal conductivity

由于銅層和FR4層的熱阻比過孔高得多，熱量主要通過通孔傳遞。因此，層數(shù)NCu，PCB厚度t以及銅層厚度tCu對歸一化熱阻的影響可以忽略不計(jì)，此處不再詳細(xì)分析。

2.2 銅箔面積對PCB散熱的影響

在實(shí)際的生產(chǎn)應(yīng)用中，常見的PCB介質(zhì)材料是環(huán)氧玻璃布基FR4，PCB由FR4與銅箔壓合制作而成。FR4的導(dǎo)熱率只有0.29 W/（m·K），而銅的導(dǎo)熱率為393 W/（m·K），因此電路板上的熱量主要是依靠銅箔傳遞。此小節(jié)主要研究發(fā)熱元器件在銅箔上的熱傳導(dǎo)范圍，從而推斷出合適的銅箔設(shè)計(jì)面積。

使用FloTHERM的FloEDA模塊進(jìn)行快速建模，所建立的對象模型如圖10所示，其中圖10a為模型的Top層，圖10b為模型的Bottom層，圖中的略淺灰色區(qū)域?yàn)檫^孔陣列，圖10c為模型的橫截面。PCB為四層板，大小為50 mm×50 mm×1.6 mm，各層銅箔厚度均為1 oz，發(fā)熱元件大小為5 mm×5 mm×0.4 mm，在PCB的另一側(cè)則指定了恒溫35℃的邊界條件。

圖10 仿真模型Fig.10 Simulation model

當(dāng)發(fā)熱元件下無過孔時(shí)，設(shè)置元件發(fā)熱功率依次為1 W，2 W，3 W，4 W，5 W，發(fā)熱功率為1 W時(shí)的仿真結(jié)果如下圖11所示。根據(jù)圖11可以看出溫度向四周擴(kuò)散范圍內(nèi)上下前后都是對稱的，因此繪制PCB上下對稱軸線從左至右的溫度，用來觀察不同功率元件在銅箔上散熱范圍的區(qū)別。

圖11 1 W功率下的溫度分布云圖Fig.11 Temperature distribution cloud diagram under 1 W power

根據(jù)圖11，以PCB上下對稱軸線建立從左至右的坐標(biāo)軸x，由圖10的PCB模型可知，PCB的大小為50 mm×50 mm×1.6 mm，故左起始點(diǎn)距離x=25 mm處為PCB的中心點(diǎn)。PCB頂層溫度隨x變化的結(jié)果如圖12所示，當(dāng)發(fā)熱元件下有過孔時(shí)，其他條件不變仿真結(jié)果如圖13所示，可以看出，無論有無過孔，相對于中心點(diǎn)溫度，元器件的溫度在15～35 mm范圍內(nèi)下降的十分明顯，在此范圍之外溫度下降趨于平緩。隨著元件發(fā)熱功率的增大，無過孔時(shí)PCB的溫度從15 mm上升至35 mm處的下降幅度占各自總下降幅度的90.2%，90.3%，90.27%，90.3%，90.28%。因此當(dāng)發(fā)熱元器件位于銅箔中心時(shí)，元件封裝熱傳導(dǎo)影響的區(qū)域面積大概是20 mm×20 mm，即自身面積的16倍左右。

圖12 無過孔時(shí)PCB溫度分布波形圖Fig.12 Waveforms of PCB temperature distribution without vias

圖13 有過孔時(shí)PCB溫度分布波形圖Fig.13 Waveforms of PCB temperature distribution with vias

但是在電路板設(shè)計(jì)中，發(fā)熱元件周圍往往存在其他器件，而且布線會(huì)將銅箔分隔開，因此需要研究元件不在銅箔中間時(shí)熱量向四周傳導(dǎo)的情況。由于器件布局、布線的影響，不能在PCB上隨意鋪銅，往往只能向器件一側(cè)延伸鋪銅，因此還需要研究一側(cè)銅箔面積都對器件散熱效果的影響。首先使用Altium Designer制作所需PCB，然后通過FloTHERM的FloEDA模塊精確計(jì)算PCB導(dǎo)電層各區(qū)域的熱導(dǎo)率值，從而精確計(jì)算PCB的溫度分布。設(shè)計(jì)的PCB大小為50 mm×50 mm×1.6 mm，銅箔厚度為1 oz，板上芯片功率設(shè)定為1～5 W，與PCB接觸面大小為6 mm×7 mm，銅箔面積依次增大，如圖14所示。

圖14 不同銅箔面積的PCBFig.14 PCBs with different copper foil areas

將不同銅箔面積的PCB分別導(dǎo)入到FloEDA模塊，設(shè)置仿真環(huán)境溫度為20℃，根據(jù)計(jì)算流體動(dòng)力學(xué)（computational fluid dynamics，CFD）得到的PCB溫度分布圖，獲得元件最高溫度與散熱銅箔面積的關(guān)系。如圖15所示，橫軸是銅箔的面積，縱軸是PCB上的最高溫度，即MOSFET溫度。

圖15 銅箔面積和溫度的關(guān)系Fig.15 The relationship between copper foil area and temperature

如圖15所示，隨著銅箔面積的增大，MOSFET最高溫度逐漸下降，但是當(dāng)銅箔面積大于1 000 mm2之后曲線變化不再明顯，即當(dāng)銅箔面積在1 000 mm2以下時(shí)溫度下降最明顯，之后逐漸趨于平緩。因此，在有限的面積下設(shè)計(jì)電路板時(shí)，為了盡量降低發(fā)熱元器件的溫度，應(yīng)該適當(dāng)增大元件底部的散熱銅箔面積，并且不超過1 000mm2。

從PCB板級熱設(shè)計(jì)的角度出發(fā)，通過建立熱模型，分析散熱過孔、銅箔面積對溫度的影響，得到如下的熱設(shè)計(jì)準(zhǔn)則：

1）過孔間距盡可能的??；

2）過孔無填充時(shí)，過孔直徑0.25 mm散熱效果最佳；

3）當(dāng)填充物的導(dǎo)熱率小于60 W/（m·K）時(shí)，會(huì)有對應(yīng)的最佳過孔直徑，當(dāng)導(dǎo)熱率大于60 W/（m·K）時(shí)，過孔直徑越大越好；

4）僅通過銅箔進(jìn)行散熱時(shí)，散熱銅箔面積小于1000mm2時(shí)，可以在節(jié)約面積的情況下有效散熱。

3 物理實(shí)驗(yàn)

在實(shí)驗(yàn)室分別搭建物理平臺驗(yàn)證上述方法的有效性。雙脈沖測試物理平臺如圖16所示，實(shí)驗(yàn)采用同軸分流器測量下管漏極電流，無源探頭測量柵源電壓VGS和漏源電壓VDS波形。通過物理實(shí)驗(yàn)分別測試垂直功率環(huán)和垂直多回路環(huán)的開通、關(guān)斷瞬間的雙脈沖波形，所得測試波形如圖17所示。

圖16 雙脈沖測試物理平臺Fig.16 Double pulse test physical platform

圖17 雙脈沖測試仿真波形Fig.17 Simulation waveform of double pulse test

雙脈沖物理測試平臺數(shù)據(jù)如下表3所示。根據(jù)雙脈沖仿真平臺物理實(shí)驗(yàn)可得，垂直多回路的布局方式相對于垂直功率環(huán)的布局方式在開關(guān)時(shí)間上優(yōu)化了近6%，在開關(guān)損耗上優(yōu)化了近8%。物理實(shí)驗(yàn)數(shù)據(jù)證明，垂直多回路的布局方案在寄生參數(shù)優(yōu)化上是有效的。

表3 雙脈沖物理測試數(shù)據(jù)表Tab.3 Double pulse physical test data sheet

與仿真實(shí)驗(yàn)結(jié)果相比，物理實(shí)驗(yàn)所得開關(guān)時(shí)間與開關(guān)損耗都有一定的差距，這是由于PCB相關(guān)寄生參數(shù)極其復(fù)雜，并且，英飛凌公司提供的器件模型，在電壓上升后準(zhǔn)確度也有所下降，不過好在仿真與實(shí)驗(yàn)所得數(shù)據(jù)相差并不是很大，為PCB的設(shè)計(jì)提供了一定的指導(dǎo)意義。

為了驗(yàn)證優(yōu)化后的PCB設(shè)計(jì)對控制器散熱的有效性以及熱仿真結(jié)果的準(zhǔn)確性，對實(shí)驗(yàn)室雙向DC/DC電源模塊進(jìn)行PCB優(yōu)化，并通過物理實(shí)驗(yàn)驗(yàn)證優(yōu)化方法的飯有效性。本實(shí)驗(yàn)采用Fluke公司型號為TiS20的紅外熱成像儀測試雙向DCDC變換器工作時(shí)的穩(wěn)態(tài)溫度分布圖。本文熱測試的實(shí)驗(yàn)設(shè)備如圖18所示。

圖18 熱測試實(shí)驗(yàn)設(shè)備Fig.18 Thermal test equipment

結(jié)合前文熱仿真結(jié)果及熱設(shè)計(jì)準(zhǔn)則，對DC/DC變換器提出兩條優(yōu)化方案：1）由上文提到的散熱過孔對功率器件散熱的影響，在MOSFET的焊盤下添加散熱過孔，散熱過孔盡量多可以保證散熱效果，根據(jù)實(shí)際情況將散熱過孔的參數(shù)設(shè)計(jì)為：過孔直徑0.6 mm、過孔間距0.2 mm、填充導(dǎo)熱率為59.3 W/（m·K）的焊料。2）根據(jù)上文提到的鋪銅面積的熱設(shè)計(jì)規(guī)則，鋪銅面積設(shè)計(jì)約為20 mm×25 mm。

綜合了兩種優(yōu)化方案，改進(jìn)后的PCB實(shí)物如圖19所示。雙向DC-DC變換器工作穩(wěn)定后，測試輸入電壓為59.978 V，輸入電流為1.514 A，則輸入總功率為92.3 W，測試輸出電壓為21.811 0 V，輸出電流為3.766 A，則總輸入功率為82.14 W，總體功率損耗為10.16 W，效率為88.99%。根據(jù)實(shí)測的功率損耗，可以判斷每個(gè)MOSFET損耗約為5 W，即和仿真所設(shè)置的熱功耗參數(shù)一致。

圖19 改進(jìn)后的PCB板Fig.19 Improved PCB board

使用熱成像儀測得改進(jìn)前PCB熱成像圖和改進(jìn)后PCB熱成像圖如圖20所示。

圖20 PCB熱成像圖Fig.20 Diagram of PCB thermal imaging

根據(jù)熱成像圖，將PCB上兩MOSFET溫度、MOSFET間溫度、邊緣溫度整理成如表4所示的數(shù)據(jù)?？梢钥闯龈倪M(jìn)前的PCB上部MOSFET溫度為129.4℃，下部MOSFET溫度為116.9℃，改進(jìn)后的PCB上部MOSFET溫度為110.1℃，下部MOSFET溫度為109.2℃，通過改進(jìn)前后的測試結(jié)果對比，布局改進(jìn)之后MOSFET最高溫度由131.0℃下降到111.1℃，相比于原來降低了15.2%，并且整個(gè)PCB溫度分布更加均勻。

表4 改進(jìn)前后測試溫度Tab.4 Test temperature before and after improvement

4 結(jié)論

本文首先通過理論推導(dǎo)并根據(jù)仿真實(shí)驗(yàn)分析了開關(guān)器件的關(guān)鍵特性、PCB布局對寄生參數(shù)的影響，然后依據(jù)上述分析，并綜合考慮實(shí)際的工程需要，基于四層板提出新型PCB多環(huán)路布局方式最大化降低布線的間磁通量以降低寄生參數(shù)，并通過Pspice仿真和雙脈沖實(shí)驗(yàn)進(jìn)行了驗(yàn)證，由實(shí)驗(yàn)結(jié)論可知，與垂直功率環(huán)的布局方式相比，垂直多環(huán)路布局方式的寄生參數(shù)與開關(guān)時(shí)間和開關(guān)損耗得到了一定程度的降低，驗(yàn)證了新型PCB布局方式的有效性。同時(shí)，考慮不同PCB的設(shè)計(jì)參數(shù)（過孔間距、過孔直徑、過孔填充物熱導(dǎo)率、銅箔散熱面積）來改善熱性能，提出雙向變換器的熱優(yōu)化方案，然后使用熱成像儀測試變換器穩(wěn)定工作時(shí)的溫度分布圖，通過物理實(shí)驗(yàn)對比得到了熱優(yōu)化方案的降溫效果，驗(yàn)證了熱設(shè)計(jì)準(zhǔn)則的有效性，對PCB設(shè)計(jì)具有良好指導(dǎo)作用。本文基于實(shí)際工程需要，綜合考慮了寄生參數(shù)，散熱，制造成本及工藝等因素，為PCB設(shè)計(jì)提供了可靠的設(shè)計(jì)參考。