一種K波段超寬帶雷達(dá)頻率綜合器的研制

王玉江 趙達(dá)軍 陳福林 張 博 劉 剛

(四川航天電子設(shè)備研究所 成都 610100)

0 引言

雷達(dá)頻率綜合器由一個(gè)高穩(wěn)定晶振作為基準(zhǔn)源，經(jīng)過(guò)混頻器、倍頻器、分頻器等進(jìn)行加減乘除運(yùn)算后產(chǎn)生各個(gè)輸出所需信號(hào)，其主要包括采樣時(shí)鐘信號(hào)、上行信號(hào)、本振信號(hào)等,被廣泛應(yīng)用于雷達(dá)系統(tǒng)中[1]。隨著武器裝備技術(shù)的不斷發(fā)展，雷達(dá)頻率綜合器逐漸向著寬帶化、多功能化等方向發(fā)展。本文運(yùn)用環(huán)外插入混頻器的DDS+PLL頻率合成技術(shù)，采用乒乓式鎖相環(huán)形式，設(shè)計(jì)了一種超寬帶、低相噪雷達(dá)頻率綜合器，其中對(duì)K波段跳頻本振信號(hào)和上行信號(hào)進(jìn)行了詳細(xì)設(shè)計(jì)和指標(biāo)仿真分析，通過(guò)實(shí)驗(yàn)測(cè)試，較好地滿(mǎn)足了設(shè)計(jì)指標(biāo)要求。

1 直接數(shù)字頻率合成技術(shù)

直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesizer，DDS)是隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展出現(xiàn)的一種新的數(shù)字頻率合成技術(shù)，它從相位量化的概念出發(fā)進(jìn)行頻率合成，其基本結(jié)構(gòu)如圖1所示，DDS內(nèi)部結(jié)構(gòu)由相位累加器、正弦查詢(xún)表(ROM)、數(shù)模轉(zhuǎn)換器(DAC)和低通濾波器(LPF)等部分組成[2-3]。DDS 輸出信號(hào)與傳統(tǒng)由振蕩器產(chǎn)生的信號(hào)相比，具有頻率分辨率高、切換頻率速度快、信號(hào)穩(wěn)定等優(yōu)點(diǎn)。N位相位累加器對(duì)應(yīng)相位圓上的2N個(gè)相位點(diǎn)，每個(gè)相位與幅度值存在一一對(duì)應(yīng)關(guān)系，從而對(duì)應(yīng)2N個(gè)幅度值，這些幅度值被存儲(chǔ)在波形存儲(chǔ)器中。在K位頻率控制字FCW(Frequency Control Word)的控制下，相位累加器給不同的相位碼對(duì)波形存儲(chǔ)器尋址，從而實(shí)現(xiàn)相位-幅度的轉(zhuǎn)換。

圖1 DDS工作原理

假設(shè)DDS中相位累加器位數(shù)為N，頻率控制字為FCW，系統(tǒng)時(shí)鐘頻率為fc，輸出頻率為fo，頻率分辨率Δf，其表達(dá)式如式(1)所示。

(1)

由式(1)可得，頻率分辨率的精度是由系統(tǒng)的時(shí)鐘頻率和相位累加器的位數(shù)為N決定，選擇高相位累加器位數(shù)的DDS時(shí)，其分辨率更精確；取適當(dāng)?shù)南辔辉隽恐悼梢垣@得一定頻率范圍的輸出信號(hào)。本系統(tǒng)信號(hào)發(fā)生器采用成都振芯科技研制的高性能DDS芯片GM4912C，該芯片是一款采樣率最高為5GSPS的單通道信號(hào)產(chǎn)生器，內(nèi)部集成14位高速DAC，該芯片可支持單頻率點(diǎn)、線性調(diào)頻、FSK、PSK、ASK以及相干 FSK等多種信號(hào)調(diào)制方式，具有48位頻率調(diào)諧精度，16位相位調(diào)諧精度，14位幅度調(diào)諧精度。DDS參考時(shí)鐘信號(hào)為DDS提供工作時(shí)鐘信號(hào)，由于受到奈奎斯特采樣定理的限制，DDS輸出頻率最高達(dá)到參考時(shí)鐘的40%，本設(shè)計(jì)采用的芯片參考時(shí)鐘為5GHz，故其輸出頻率最高可達(dá)2GHz，可以實(shí)現(xiàn)較高頻率信號(hào)帶寬的線性調(diào)頻信號(hào)輸出，滿(mǎn)足一定捷變帶寬的要求。

2 環(huán)外插入混頻器的DDS+PLL頻率合成技術(shù)

環(huán)外插入混頻器的DDS+PLL頻率合成技術(shù)是將DDS輸出一定捷變帶寬信號(hào)與PLL產(chǎn)生的超寬帶跳頻信號(hào)進(jìn)行混頻，從而產(chǎn)生超寬帶上行輸出信號(hào),其原理圖如圖2所示。該方式利用DDS保證系統(tǒng)的頻率分辨率、捷變帶寬以及相位噪聲，用鎖相環(huán)(Phase-Locked Loop， PLL)保證其工作頻率和帶寬，即由PLL提供較大的頻率步進(jìn)，DDS提供精確的頻率步進(jìn)以填補(bǔ)大步進(jìn)之間的間隙。輸出信號(hào)的相位噪聲主要由PLL和DDS輸出信號(hào)的相位噪聲決定。由于PLL的鑒相頻率較高，環(huán)內(nèi)分頻的次數(shù)有所減少，再加上歸一化相位噪聲基底較低，輸出信號(hào)相位噪聲有所改善[4-5]。同時(shí)DDS的相位噪聲一般很低，所以這種形式的頻率綜合器相位噪聲指標(biāo)較好。但是輸出信號(hào)是由DDS直接混頻產(chǎn)生，在設(shè)計(jì)合理混頻器的前提下，輸出信號(hào)的雜散抑制度與DDS基本相同。在實(shí)際設(shè)計(jì)中，需要對(duì)DDS輸出信號(hào)的交調(diào)分量進(jìn)行分析，確定輸出信號(hào)中的雜散成分,相應(yīng)地選擇合適的濾波器，以減小輸出信號(hào)的雜散分量。

圖2 環(huán)外插入混頻器的DDS+PLL頻率合成基本原理圖

3 超寬帶雷達(dá)綜合器方案設(shè)計(jì)

DDS產(chǎn)生一定捷變帶寬的信號(hào)與鎖相環(huán)產(chǎn)生的超寬帶跳頻信號(hào)進(jìn)行混頻，從而產(chǎn)生超寬帶雷達(dá)上行信號(hào)。超寬帶雷達(dá)頻率綜合器以一個(gè)100MHz恒溫晶振作為基準(zhǔn)源，運(yùn)用功分器、鎖相環(huán)、壓控振蕩器、放大器、濾波器等器件，通過(guò)選用多種不同頻率范圍的鎖相環(huán)，實(shí)現(xiàn)不同輸出信號(hào)，超寬帶雷達(dá)頻率綜合器產(chǎn)生原理如圖3所示，其輸出信號(hào)為：1.2GHz信處采樣時(shí)鐘信號(hào)，5GHz的DDS時(shí)鐘信號(hào)，K波段跳頻本振信號(hào)，6GHz固定第二本振信號(hào)以及Ku波段上行信號(hào)。本雷達(dá)頻率綜合器采用ADI公司生產(chǎn)的高性能鎖相環(huán)芯片ADF4356、ADF41513以及低噪聲運(yùn)算放大器ADA46251、有源環(huán)路濾波器ADA4807-2和高頻率、大帶寬的壓控振蕩器HMC738LP4。由于恒溫晶振相位噪聲較好，產(chǎn)生的不同輸出信號(hào)的頻譜比較干凈，相位噪聲較低，本設(shè)計(jì)使用高穩(wěn)定恒溫晶體振蕩器，采用環(huán)外插入混頻器的DDS+PLL頻率合成技術(shù)的相關(guān)理論，運(yùn)用有效的信號(hào)串?dāng)_隔離屏蔽技術(shù)，借用ADIsimPLL鎖相環(huán)環(huán)路濾波器仿真等方法，最終設(shè)計(jì)了一種高性能的超寬帶頻率綜合器[6]。其中，超寬帶雷達(dá)頻率綜合器輸出的第一跳頻本振信號(hào)為K波段，帶寬可達(dá)2GHz，上行信號(hào)為Ku波段，其跳頻帶寬可達(dá)2GHz，捷變帶寬可達(dá)300MHz，近端雜散抑制度可達(dá)60dB，帶寬內(nèi)平坦度小于±2dB。

圖3 超寬帶雷達(dá)頻率綜合器產(chǎn)生原理圖

3.1 超寬帶第一跳頻本振信號(hào)電路設(shè)計(jì)

第一跳頻本振信號(hào)是雷達(dá)系統(tǒng)最重要的信號(hào)，該信號(hào)與DDS產(chǎn)生的基頻信號(hào)上變頻產(chǎn)生雷達(dá)發(fā)射上行信號(hào)，與雷達(dá)回波信號(hào)下變頻產(chǎn)生第一中頻信號(hào)，因此該信號(hào)的頻譜純度、信號(hào)穩(wěn)定度等參數(shù)指標(biāo)對(duì)整個(gè)雷達(dá)系統(tǒng)具有重要影響。超寬帶第一跳頻本振信號(hào)產(chǎn)生原理圖如圖4所示，該信號(hào)通過(guò)超寬帶PLL和VCO實(shí)現(xiàn)，采用乒乓式鎖相環(huán)技術(shù)，可將跳頻時(shí)間減小一半,使跳頻時(shí)間小于10μs，并通過(guò)3個(gè)射頻開(kāi)關(guān)對(duì)信號(hào)進(jìn)行隔離，隔離度可達(dá)到100dB以上，提高了信號(hào)的穩(wěn)定度。

圖4 第一跳頻本振信號(hào)產(chǎn)生原理圖

超寬帶跳頻信號(hào)參數(shù)指標(biāo)為：跳頻信號(hào)范圍為K±1GHz；輸出功率為13±2dBm；跳頻間隔為25MHz；相位噪聲優(yōu)于-80dBc/Hz@1kHz；跳頻時(shí)間≤10μs；雜散優(yōu)于-60dBc。超寬帶鎖相環(huán)芯片采用ADI公司生產(chǎn)的ADF41513芯片，該芯片工作頻率為1GHz～26.5GHz，常被用到雷達(dá)接收/發(fā)射本振信號(hào)產(chǎn)生中。該器件的整數(shù)歸一化底噪達(dá)到-235dBc/Hz，鑒相頻率最大輸入250MHz，參考頻率最大輸入800MHz， PLL產(chǎn)生的電荷泵電壓低于外部VCO驅(qū)動(dòng)電壓，電荷泵電壓為0.7V≤Vcp≤2.6V，需要對(duì)電壓進(jìn)行增益放大，故需要設(shè)計(jì)一有源環(huán)路濾波器進(jìn)行濾波，獲得較好的相位噪聲及較短的鎖定時(shí)間[7]。超寬帶壓控振蕩器VCO選用ADI公司生產(chǎn)的HMC738LP4芯片，其工作頻率為20.9～23.9GHz，壓控電壓為1V～8V，VCO輸出信號(hào)包括射頻信號(hào)、射頻二分頻信號(hào)、射頻十六分頻信號(hào)，其輸出信號(hào)的最大功率分別為15dBm、3.5dBm、-1dBm，其中二分頻信號(hào)影響很大，該信號(hào)跟隨射頻信號(hào)進(jìn)行上下變頻，產(chǎn)生較多的雜散信號(hào)，為了消除二分頻信號(hào)的影響，在輸出端加一高通濾波器，從而提高輸出信號(hào)的頻譜純度及雜散抑制度。VCO控電壓與輸出頻率關(guān)系如圖5所示，在跳頻輸出信號(hào)范圍為K±1GHz相對(duì)應(yīng)的壓控電壓為1.8V～5.8V。通過(guò)ADIsimPLL仿真可以得到跳頻輸出信號(hào)的相位噪聲為-89dBc/Hz@1kHz，滿(mǎn)足指標(biāo)要求。

圖5 VCO壓控電壓與輸出頻率關(guān)系

ADIsimPLL是ADI公司為其產(chǎn)品提供的PIL輔助設(shè)計(jì)軟件，適用于對(duì)ADFxxx系列的鎖相壞產(chǎn)品進(jìn)行功能和參數(shù)仿真。在已知參考輸入頻率100MHz、鑒相頻率12.5MHz、輸出頻率22GHz、環(huán)路帶寬300kHz、相位裕度45°以及VCO靈敏度為500MHz/V，通過(guò)ADIsimPLL軟件進(jìn)行仿真，對(duì)鎖相頻率的相位噪聲、鎖定時(shí)間、雜散抑制度等仿真參數(shù)進(jìn)行分析，根據(jù)實(shí)際情況選擇相對(duì)應(yīng)的電阻和電容值，實(shí)現(xiàn)對(duì)環(huán)路濾波器的設(shè)計(jì)。

為了實(shí)現(xiàn)鎖相環(huán)的快速鎖定以及較好的輸出雜散，環(huán)路帶寬設(shè)計(jì)為300kHz，通過(guò)ADIsimPLI仿真可得鎖定時(shí)間、輸出雜散、相位噪聲等鎖相環(huán)仿真參數(shù)如圖6所示。由圖6(a)可得，鎖相環(huán)鎖定信號(hào)時(shí)間為9μs，采用乒乓式鎖相環(huán)可將跳頻時(shí)間減小一半，使跳頻時(shí)間滿(mǎn)足小于10μs時(shí)間要求；由圖6(b)可得，輸出雜散抑制度為-90dBc，雜散優(yōu)于-60dBc要求；由圖6(c)可得，輸出信號(hào)相位噪聲為-89dBc/Hz@1kHz,滿(mǎn)足相噪優(yōu)-80dBc/Hz@1kHz要求。

圖6 鎖相環(huán)仿真參數(shù)圖

3.2 上行信號(hào)電路設(shè)計(jì)

雷達(dá)發(fā)射上行信號(hào)是由DDS產(chǎn)生具有一定帶寬的線性調(diào)頻信號(hào)與超寬帶跳頻信號(hào)進(jìn)行上變頻實(shí)現(xiàn)的。受限于DDS輸出頻率限制，DDS先產(chǎn)生XXGHz±50MHz的線性調(diào)頻信號(hào)，該信號(hào)經(jīng)過(guò)高低通濾波器、放大器后進(jìn)行三倍頻，從而得到XXGHz±150MHz的線性調(diào)頻信號(hào)，XXGHz±150MHz線性調(diào)頻信號(hào)再與第一跳頻本振信號(hào)XXGHz±1GHz上變頻，通過(guò)帶通濾波器取下邊帶，從而得到XXGHz±1GHz±150MHz相控陣天線所需要的發(fā)射上行信號(hào)。其產(chǎn)生原理圖如圖7所示。

圖7 發(fā)射上行信號(hào)產(chǎn)生原理圖

3.3 電磁兼容性設(shè)計(jì)

雷達(dá)頻率綜合器為雷達(dá)系統(tǒng)提供各個(gè)信號(hào)，為了防止不同信號(hào)間的相互串?dāng)_，提高隔離度，本設(shè)計(jì)運(yùn)用了一種有效的信號(hào)串?dāng)_隔離屏蔽技術(shù)，該技術(shù)不同于以前的腔體隔離屏蔽,而是根據(jù)射頻多層板內(nèi)部不同信號(hào)走線的布局，將不同的信號(hào)用金屬隔墻分割，并在金屬隔墻底部的射頻多層板設(shè)計(jì)了金屬化接地通孔，金屬隔墻與射頻多層板通過(guò)焊接壓在一起，以屏蔽電磁輻射能量，保證良好接地性，該方法不僅提高了信號(hào)間的隔離度，還提高了抗噪聲能力[8]。射頻多層板PCB如圖8所示。通過(guò)實(shí)驗(yàn)驗(yàn)證，該隔離屏蔽技術(shù)，既簡(jiǎn)單又高效，雜波抑制度達(dá)到60dBc以上。

圖8 超寬帶雷達(dá)頻率綜合器PCB板圖

4 超寬帶雷達(dá)頻率綜合器測(cè)試

通過(guò)使用安捷倫N9030A頻譜分析儀對(duì)超寬帶雷達(dá)頻率合成器的不同輸出信號(hào)的頻率、功率、雜散、諧波、相位噪聲等參數(shù)進(jìn)行測(cè)試，其中采樣時(shí)鐘信號(hào)、超寬帶第一跳頻本振信號(hào)、第二本振信號(hào)的頻譜如圖9所示。所有測(cè)試數(shù)據(jù)如表1所示，雷達(dá)頻率綜合器輸出各個(gè)信號(hào)的各項(xiàng)電性能指標(biāo)均滿(mǎn)足設(shè)計(jì)要求，其中樣機(jī)發(fā)射上行信號(hào)的輸出帶寬達(dá)到2GHz，捷變帶寬達(dá)到300MHz，實(shí)現(xiàn)了雷達(dá)頻率綜合器的跳頻帶寬和捷變帶寬的超寬帶設(shè)計(jì)，驗(yàn)證了相關(guān)超寬帶頻率合成技術(shù)的有效性。

圖9 超寬帶雷達(dá)頻率綜合器部分輸出信號(hào)頻譜圖

表1 超寬帶雷達(dá)頻率合成器測(cè)試結(jié)果

5 結(jié)束語(yǔ)

超寬帶雷達(dá)頻率綜合器以一高穩(wěn)恒溫晶體作為參考源，使用多種高性能鎖相環(huán)芯片，產(chǎn)生不同頻率范圍的輸出信號(hào)；運(yùn)用直接頻率合成技術(shù)和間接頻率合成技術(shù)的相關(guān)理論，將跳頻本振信號(hào)的帶寬達(dá)到2GHz和上行信號(hào)捷變帶寬達(dá)到300MHz，從而提高了雷達(dá)系統(tǒng)的抗干擾能力以及目標(biāo)的探測(cè)能力；同時(shí)超寬帶跳頻信號(hào)采用乒乓式鎖相環(huán)技術(shù)，減小了跳頻時(shí)間，實(shí)現(xiàn)了快速跳頻，提高了抗干擾速度。運(yùn)用有效的信號(hào)串?dāng)_隔離屏蔽技術(shù)，提高了輸出信號(hào)的雜散抑制度；借用ADIsimPLL鎖相環(huán)仿真方法，提高了雷達(dá)頻率綜合器輸出各個(gè)信號(hào)的質(zhì)量；最終設(shè)計(jì)了一種超寬帶、高性能的雷達(dá)頻率綜合器，這對(duì)當(dāng)前基于相控陣?yán)走_(dá)導(dǎo)引頭技術(shù)發(fā)展具有重要的應(yīng)用價(jià)值。