可擴(kuò)展式微處理器總劑量效應(yīng)在線測(cè)試系統(tǒng)研制

陳法國(guó) 于偉躍 梁潤(rùn)成 鄭智睿 郭 榮

1（中國(guó)輻射防護(hù)研究院 太原 030006）

2（核藥研發(fā)轉(zhuǎn)化及精準(zhǔn)防護(hù)山西省重點(diǎn)實(shí)驗(yàn)室 太原 030006）

在智能化發(fā)展的大背景下，應(yīng)用于核工業(yè)領(lǐng)域的智能設(shè)備在輻射環(huán)境條件下的可靠性備受關(guān)注；除了核事故應(yīng)急、反應(yīng)堆堆芯內(nèi)部等極端情況，核工業(yè)領(lǐng)域的大量電子設(shè)備主要工作在Gy·h-1量級(jí)以下的中低劑量率γ輻射環(huán)境中，通常只需要考慮總劑量效應(yīng)的影響。綜合考慮抗輻射加固器件和商用現(xiàn)貨器件（Commercial Off-the-Shelf，COTS）的耐輻射性能、功能豐富性、成本、供貨周期等因素，在深入研究COTS器件總劑量效應(yīng)失效規(guī)律和表征方法的基礎(chǔ)上，通過COTS器件的耐輻射篩選、受照劑量管理以及定量或定期更換，是優(yōu)化其應(yīng)用可靠性的一種可行方式［1-2］。

為了在輻照條件下原位測(cè)試器件的總劑量效應(yīng)，目前針對(duì)存儲(chǔ)器［3-5］、數(shù)字信號(hào)處理器［6］、圖像傳感器［7-8］等功能特定或規(guī)模適中的集成芯片［9-11］，開發(fā)了多種專用在線測(cè)試系統(tǒng)。但對(duì)于功能豐富、內(nèi)部結(jié)構(gòu)復(fù)雜的大規(guī)模微處理器，隨著集成電路特征尺寸向深亞微米和納米級(jí)發(fā)展［12］，微處理器總劑量效應(yīng)的機(jī)理以及宏觀功能表現(xiàn)都有新的變化，現(xiàn)有測(cè)試方法和測(cè)試系統(tǒng)的適用性和通用性都值得關(guān)注［13-15］：首先，微處理器由片內(nèi)存儲(chǔ)器、內(nèi)核、通信、時(shí)鐘、通用輸入/輸出接口（Input/Output port，I/O）等多種內(nèi)置模塊組成，其功能失效模式研究需要實(shí)時(shí)測(cè)試各內(nèi)置模塊的運(yùn)行狀態(tài)；其次，微處理器失效可能表現(xiàn)為功耗電流等宏觀電參數(shù)退化、功能失效或者耦合失效，參數(shù)退化與功能失效的內(nèi)在聯(lián)系研究需要同時(shí)獲取參數(shù)信息與功能狀態(tài)；最后，耐輻射測(cè)試篩選涉及不同廠家、不同系列的微處理器，并且可能需要同時(shí)測(cè)試多個(gè)微處理器以評(píng)估其耐輻射性能在批次間、批次內(nèi)的分散性，也對(duì)測(cè)試系統(tǒng)的通用性提出了一定的要求。為此，針對(duì)微處理器的總劑量效應(yīng)研究及測(cè)試篩選需要，研制了一種可擴(kuò)展式的在線測(cè)試系統(tǒng)，并初步應(yīng)用于40 nm微處理器的失效模式研究。

1 微處理總劑量失效模式及測(cè)試方法分析

1.1 總劑量失效模式

微處理器是由眾多晶體管構(gòu)成的硅半導(dǎo)體器件；電離輻射在其內(nèi)部沉積能量產(chǎn)生的電子-空穴對(duì)，會(huì)發(fā)生復(fù)合、輸運(yùn)、俘獲等一系列物理過程，最終造成電學(xué)性能參數(shù)以及器件功能的瞬態(tài)或永久性變化，從而表現(xiàn)為單粒子效應(yīng)、瞬態(tài)劑量率效應(yīng)、總劑量效應(yīng)三類輻照效應(yīng)。

作為核工業(yè)領(lǐng)域主要關(guān)注的總劑量效應(yīng)，在晶體管層級(jí)主要是器件氧化層內(nèi)部形成的固定陷阱電荷和Si-SiO2界面態(tài)陷阱所造成的，表現(xiàn)為閾值電壓漂移、漏電流增大等電學(xué)性能參數(shù)退化。晶體管的總劑量效應(yīng)主要取決于器件工藝，隨著以互補(bǔ)式金屬氧化物半導(dǎo)體工藝（Complementary Metal-Oxide-Semiconductor，CMOS）為代表的集成電路的特征尺寸從微米量級(jí)縮小到納米量級(jí)，柵氧化物中沉積陷阱電荷的能力大大降低、閾值電壓漂移隨之大幅減弱，使得影響總劑量效應(yīng)的關(guān)鍵損傷部位從柵氧化層變成場(chǎng)氧化層；理論上，隨著工藝特征尺寸的減小，器件耐總劑量效應(yīng)的本征能力隨之上升［15］。此外，晶體管總劑量效應(yīng)還與偏置電壓、負(fù)載等工作狀態(tài)以及劑量率、溫度、退火等輻照條件有關(guān)。

在芯片層級(jí)，功能豐富的內(nèi)部結(jié)構(gòu)決定了微處理器總劑量失效模式的復(fù)雜性，可能是模擬量超出額定范圍的參數(shù)退化，也可能是邏輯電平、時(shí)序等數(shù)字電路節(jié)點(diǎn)變化而造成的功能失效，并且參數(shù)退化與功能失效之間是相互關(guān)聯(lián)的。Boychenko等［14］基于大量的實(shí)驗(yàn)研究統(tǒng)計(jì)發(fā)現(xiàn)，簡(jiǎn)單邏輯單元的總劑量效應(yīng)主要表現(xiàn)為參數(shù)退化，微處理器則兼有參數(shù)退化和功能失效，且以功能失效居多；Guertin等［16］在實(shí)驗(yàn)中觀察到了微處理器的發(fā)光二極管（Light-Emitting Diode，LED）控制失效、Flash位錯(cuò)誤、堆棧溢出、非受控啟動(dòng)編譯、寄存器不可讀、程序無法運(yùn)行等多種功能失效模式。與此同時(shí)，微處理器內(nèi)置模塊的輻射敏感性也各有差異，也會(huì)在芯片層級(jí)表現(xiàn)出不同的失效劑量，不僅與各模塊的本征特性有關(guān)，還受到偏置條件和工作狀態(tài)的影響。

1.2 測(cè)試方法分析

針對(duì)單個(gè)晶體管或小規(guī)模集成電路，已經(jīng)有總劑量效應(yīng)測(cè)試的標(biāo)準(zhǔn)方法［17］。對(duì)單個(gè)晶體管，可以測(cè)量其電流-電壓（I-V）輸出或轉(zhuǎn)移特性曲線，從而詳細(xì)分析閾值電壓漂移、漏電流變化等敏感參數(shù)；對(duì)小規(guī)模集成芯片，可以通過相對(duì)簡(jiǎn)單的測(cè)試電路并結(jié)合仿真技術(shù)，確定芯片的失效模式和失效劑量分布［15］。

由于微處理器功能豐富、內(nèi)部結(jié)構(gòu)復(fù)雜，并且總劑量效應(yīng)與工作狀態(tài)、輻照條件有關(guān)，通常需要在線原位進(jìn)行參數(shù)和功能測(cè)試，但是在具體的測(cè)試實(shí)現(xiàn)方式和失效模式分析方面，還存在一定的挑戰(zhàn)。功耗電流、輸出電壓等參數(shù)測(cè)試相對(duì)容易，但有限的外部引腳不能全面反映內(nèi)部結(jié)構(gòu)電學(xué)參數(shù)的變化，并且參數(shù)退化難以直接歸因到具體的失效模塊。功能測(cè)試?yán)碚撋峡梢酝ㄟ^微處理器循環(huán)運(yùn)行預(yù)載程序來校驗(yàn)所有的預(yù)期功能，但需要考慮功能校驗(yàn)方式的代表性和特異性：一方面，內(nèi)置模塊的輻射敏感性存在差異，并且存在多個(gè)內(nèi)置模塊共同實(shí)現(xiàn)單個(gè)功能或者單個(gè)模塊參與多個(gè)功能實(shí)現(xiàn)的情況；另一方面，大部分功能失效通常表現(xiàn)為一個(gè)突變過程，并且會(huì)導(dǎo)致測(cè)試系統(tǒng)無法獲取預(yù)載程序運(yùn)行狀態(tài)，在此過程中能夠獲取的信息比較有限。除此之外，還需要考慮輻照實(shí)驗(yàn)中對(duì)測(cè)試系統(tǒng)遠(yuǎn)距離控制、屏蔽防護(hù)、批量測(cè)試等方面的需求。

2 在線測(cè)試系統(tǒng)的設(shè)計(jì)調(diào)試

2.1 系統(tǒng)組成

綜合考慮測(cè)試需要以及相關(guān)經(jīng)驗(yàn)反饋，微處理器總劑量效應(yīng)測(cè)試條件的設(shè)計(jì)可以參考以下信息或原則［13-14，18］：輻照中在線原位測(cè)試且實(shí)時(shí)上傳數(shù)據(jù)；參數(shù)測(cè)量與功能校驗(yàn)相結(jié)合；功能失效通常會(huì)伴隨功耗電流的變化、甚至是突變；微處理器內(nèi)核、片內(nèi)存儲(chǔ)單元通常是最敏感的片內(nèi)模塊；功能校驗(yàn)方式全面且具有互異性，以便歸因到失效的片內(nèi)模塊；測(cè)試接口盡量考慮不同類型微處理器的兼容性以及批量測(cè)試的可擴(kuò)展性。

根據(jù)微處理器總劑量效應(yīng)研究及測(cè)試篩選需要，研制了一種基于多通道數(shù)模信號(hào)采集的可擴(kuò)展式在線測(cè)試系統(tǒng)，主要由主控制電路、信號(hào)采集電路、被測(cè)樣品與接口電路、上位機(jī)及配套軟件組成，其結(jié)構(gòu)和實(shí)物分別如圖1、2所示。

圖1 在線測(cè)試系統(tǒng)的示意圖Fig.1 Diagram of on-line testing system

被測(cè)樣品電路除被測(cè)微處理器外，只有必要的電容、電阻等分立器件，以避免其他集成芯片對(duì)測(cè)試結(jié)果的影響；在電路板設(shè)計(jì)上兼容常見微處理器的封裝結(jié)構(gòu)，并通過模塊化接口和屏蔽電纜與信號(hào)采集電路相連，方便更換被測(cè)樣品。信號(hào)采集電路主要由微處理器、被測(cè)樣品供電及功耗電流測(cè)量單元組成，利用微處理器與被測(cè)樣品進(jìn)行模擬、數(shù)字信號(hào)交互，將樣品的參數(shù)及功能狀態(tài)信息整合為校驗(yàn)數(shù)據(jù)包上傳至主控制電路；綜合考慮處理能力與可擴(kuò)展性，每個(gè)測(cè)試通道配置獨(dú)立的信號(hào)采集電路，由主控制電路對(duì)多路采集信號(hào)進(jìn)行綜合管理，以簡(jiǎn)化并行采集控制的邏輯復(fù)雜度。主控制電路主要由現(xiàn)場(chǎng)可編程門陣列（Field-Programmable Gate Array，F(xiàn)PGA）、微處理器（Microcontroller Unit，MCU）、存儲(chǔ)器、模擬采集單元組成，分別實(shí)現(xiàn)采集電路校驗(yàn)數(shù)據(jù)包匯集處理、上位機(jī)數(shù)據(jù)交互、數(shù)據(jù)就地存儲(chǔ)、測(cè)試環(huán)境條件測(cè)量等功能。上位機(jī)與主控制電路之間采用適合長(zhǎng)距離傳輸?shù)?85模式進(jìn)行數(shù)據(jù)交互。

圖2 在線測(cè)試系統(tǒng)的實(shí)物圖Fig.2 Practical photo of on-line test system

基于上述設(shè)計(jì)，可擴(kuò)展式在線測(cè)試系統(tǒng)可兼容當(dāng)前市場(chǎng)中多種硬件封裝、通信方式和特征尺寸的微處理器總劑量。硬件封裝兼容性方面，被測(cè)樣品為可插拔設(shè)計(jì)，支持小外形封裝（Small-Outline Package，SOP）、迷 你 小 外 形 封 裝（Mini Small Outline Package，MSOP）、四方扁平式封裝（Quad Flat Package，QFP）、無引線四方扁平封裝（Quad-Flat No-leads Package，QFN）、球柵陣列封裝（Ball Grid Array，BGA）等多種封裝形式芯片的載樣。通信兼容性方面，測(cè)試系統(tǒng)支持通用異步收發(fā)傳輸（Universal Asynchronous Receiver/Transmitter，UART）、集成電路 總 線（Inter-Integrated Circuit，I2C）、串行外設(shè)接口（Serial Peripheral Interface，SPI）、安全數(shù)字輸入輸出接口（Secure Digital Input Output，SDIO）、通用串行總線（Universal Serial Bus，USB）、低電壓差分信號(hào)（Low-Voltage Differential Signaling，LVDS）等主流通信方式，并可以實(shí)現(xiàn)最大16通道的多類型器件實(shí)時(shí)同步測(cè)試。特征尺寸兼容性方面，工藝制程的進(jìn)步主要豐富了微處理器的外設(shè)組成和數(shù)量，在線測(cè)試系統(tǒng)各采集通道配備獨(dú)立的控制芯片，其片內(nèi)存儲(chǔ)容量為2 MB，足以存儲(chǔ)被測(cè)樣品返回的多幀數(shù)據(jù)以及復(fù)雜的校驗(yàn)算法程序；控制芯片具有168個(gè)I/O接口、35個(gè)通信外設(shè)、11個(gè)模擬外設(shè)，硬件資源基本滿足市場(chǎng)中不同特征尺寸微處理器的硬件功能校驗(yàn)需求。

與此同時(shí)，基于在線測(cè)試系統(tǒng)豐富的硬件配置，其校驗(yàn)功能的可擴(kuò)展性和測(cè)試樣品種類的可擴(kuò)展性也得到了保障。校驗(yàn)功能層面，首先，采集電路尚有部分硬件資源未被調(diào)用，后續(xù)可開發(fā)諸如I/O驅(qū)動(dòng)能力、I/O開關(guān)特性、圖像解碼/編碼能力、循環(huán)運(yùn)算能力等新的校驗(yàn)功能；其次，也可以進(jìn)一步升級(jí)原有校驗(yàn)功能，例如替換存儲(chǔ)功能校驗(yàn)的測(cè)試圖形（Testing Pattern）、或者改變被測(cè)樣品預(yù)載程序的運(yùn)行主頻等；此外，采集電路主控芯片的主頻為400 MHz，算力達(dá)2.14 DMIPS·MHz-1，在總劑量效應(yīng)測(cè)試中可實(shí)現(xiàn)最大20 Hz的通信頻率，該通信頻率可復(fù)現(xiàn)微處理器在采集、傳感、控制等應(yīng)用中的實(shí)際運(yùn)行狀態(tài)，可獲取不同工況下各功能及硬件單元的輻照損傷情況。測(cè)試樣品種類方面，除微處理器外，測(cè)試系統(tǒng)可實(shí)現(xiàn)片上系統(tǒng)（System-on-a-Chip，SoC）、可編程片上系統(tǒng)（Programmable System-on-a-Chip，PSoC），復(fù)雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）和FPGA等大多數(shù)主動(dòng)器件，以及只讀存儲(chǔ)器（Read-Only Memory，ROM）、隨機(jī)存取存儲(chǔ)器（Random Access Memory，RAM）、閃存（Flash memory，F(xiàn)lash）、接口芯片和模擬芯片等被動(dòng)器件的總劑量效應(yīng)測(cè)試。

2.2 設(shè)計(jì)調(diào)試

測(cè)試系統(tǒng)的基本運(yùn)行流程為：上位機(jī)發(fā)送測(cè)試啟動(dòng)指令，主控制電路、信號(hào)采集電路、被測(cè)樣品功耗電流依次自檢正常后，被測(cè)樣品開始循環(huán)運(yùn)行預(yù)載功能校驗(yàn)程序并與信號(hào)采集電路進(jìn)行信息交互；信號(hào)采集電路則按照一定的編碼方式，定時(shí)將采集到的樣品參數(shù)和功能狀態(tài)信息整合為校驗(yàn)數(shù)據(jù)包；所有樣品的校驗(yàn)數(shù)據(jù)包經(jīng)主控電路匯集后上傳，由上位機(jī)進(jìn)行解碼和分析處理。

針對(duì)微處理器的片內(nèi)存儲(chǔ)器、通信、直接存儲(chǔ)器訪問（Direct Memory Access，DMA）、模數(shù)轉(zhuǎn)換或數(shù)模轉(zhuǎn)換（Analog-to-Digital Converter/Digital-to-Analog Converter，ADC/DAC）、時(shí)鐘、輸入/輸出等主要片內(nèi)模塊或功能，設(shè)計(jì)了參數(shù)或功能校驗(yàn)實(shí)現(xiàn)方式，如表1所示。其中，功耗電流和時(shí)鐘信號(hào)的校驗(yàn)不需要微處理器內(nèi)核直接參與，有助于在微處理器功能失效時(shí)獲取更多狀態(tài)信息。

表1 微處理器典型參數(shù)或功能校驗(yàn)實(shí)現(xiàn)方式Table 1 Method for typical parametric or functional verification of microprocessor

在完成在線測(cè)試系統(tǒng)的硬件設(shè)計(jì)調(diào)試及配套軟件開發(fā)后，利用市售集成芯片分別在常規(guī)條件和60Co源輻照條件下，逐一對(duì)比驗(yàn)證了所有校驗(yàn)方式的可行性。圖3是ADC校驗(yàn)對(duì)周期性模擬信號(hào)采集處理后的返回值與參考值的對(duì)比結(jié)果，校驗(yàn)頻率為5 Hz，測(cè)得ADC功能損傷劑量為384.34 Gy（Si）。受電離輻射影響，ADC中PMOS管擴(kuò)散區(qū)附近的場(chǎng)氧化層出現(xiàn)大量的陷阱電荷，造成CMOS帶隙基準(zhǔn)電路電壓漂移加劇，器件噪聲顯著上升，出現(xiàn)失碼（Missing Code）錯(cuò)誤，進(jìn)而造成被測(cè)器件ADC校驗(yàn)返回值出現(xiàn)漏發(fā)、錯(cuò)發(fā)現(xiàn)象。

圖3 ADC采樣返回值與參考值的對(duì)比Fig.3 Comparison of ADC sampled and reference values

圖4是Flash存儲(chǔ)器失效過程中校驗(yàn)位錯(cuò)數(shù)量隨受照劑量的變化情況，校驗(yàn)頻率為5 Hz，測(cè)得樣品的校驗(yàn)錯(cuò)誤劑量為438.39 Gy（Si）。校驗(yàn)錯(cuò)誤的逐步累積，體現(xiàn)了輻照期間由于輻射導(dǎo)致器件浮柵中載流子出現(xiàn)復(fù)合和光電發(fā)射，浮柵閾值電壓逐漸降低，進(jìn)而引發(fā)存儲(chǔ)器讀取功能的逐步失效。校驗(yàn)錯(cuò)誤曲線存在一定波動(dòng)性，體現(xiàn)了輻照期間存儲(chǔ)器外圍電路中靈敏放大器的電氣性能退化，以及行列譯碼器出現(xiàn)隨機(jī)性地址讀出錯(cuò)誤，對(duì)器件讀取功能的疊加影響。

圖4 存儲(chǔ)器累積校驗(yàn)錯(cuò)誤隨受照劑量的變化Fig.4 Change of cumulative verification errors of memory with irradiation dose

3 在線測(cè)試系統(tǒng)的初步應(yīng)用

利用研制的在線測(cè)試系統(tǒng)，初步開展了40 nm微處理器的總劑量失效模式實(shí)驗(yàn)研究。

3.1 實(shí)驗(yàn)條件

實(shí)驗(yàn)樣品選用意法半導(dǎo)體公司的STM32H743型微處理器。該微處理器為40 nm制程，采用400 MHz的Arm Cortex-M7核心，內(nèi)置2 MB Flash和1 MB RAM存儲(chǔ)器，包含兩個(gè)12位DAC、3個(gè)16位快速ADC以及22個(gè)16位/32位定時(shí)器，配備6個(gè)SPI、4個(gè)UART、4個(gè)I2C、2個(gè)SDIO通信接口，具有4路內(nèi)部數(shù)據(jù)傳輸DMA?？倓┝渴П碚鞑捎肍lash校驗(yàn)、RAM校驗(yàn)、ADC校驗(yàn)、DMA校驗(yàn)、DAC校驗(yàn)、時(shí)鐘采樣、定時(shí)器采樣、串口通信校驗(yàn)、SPI通信校驗(yàn)、I2C通信校驗(yàn)、SDIO通信校驗(yàn)、功耗電流采集等12項(xiàng)綜合校驗(yàn)方式，其與微處理器內(nèi)部布局的對(duì)應(yīng)關(guān)系如圖5所示。

圖5 校驗(yàn)方式與微處理器布局的對(duì)應(yīng)關(guān)系Fig.5 Corresponding relationship between verification mode and microprocessor layout

利用中國(guó)輻射防護(hù)研究院計(jì)量站60Co參考輻射裝置開展輻照實(shí)驗(yàn)。實(shí)驗(yàn)樣品共16個(gè)，每4個(gè)一組，吸收劑量率為48.85 Gy（Si）·h-1、33.81 Gy（Si）·h-1、32.97 Gy（Si）·h-1和24.12 Gy（Si）·h-1，累積輻照時(shí)間16 h。實(shí)驗(yàn)過程中，僅有被測(cè)樣品電路直接暴露在輻射野中，測(cè)試系統(tǒng)其余部分利用鉛屏蔽進(jìn)行防護(hù)，如圖6所示。

圖6 輻照實(shí)驗(yàn)布局圖Fig.6 Layout of irradiation experiment

3.2 實(shí)驗(yàn)結(jié)果

在輻照過程中，16個(gè)樣品的參數(shù)和功能狀態(tài)的變化趨勢(shì)總體一致：剛開始所有校驗(yàn)功能狀態(tài)均正常，除功耗電流略有變化外，其他采集參數(shù)均保持穩(wěn)定；當(dāng)吸收劑量達(dá)到一定值后（16個(gè)樣品的平均值為（377.44±20.34）Gy（Si）），信號(hào)采集電路與樣品之間數(shù)字信號(hào)交互突然中斷，只有ADC校驗(yàn)、DMA校驗(yàn)、DAC校驗(yàn)、時(shí)鐘采樣、定時(shí)器采樣、功耗電流測(cè)量仍能返回?cái)?shù)據(jù)；停止輻照后，樣品斷電重啟仍無法正常運(yùn)行預(yù)載程序，并且不能重新編譯。

以第16號(hào)被測(cè)樣品為例，受照334.69 Gy（Si）后數(shù)字通信中斷，12項(xiàng)參數(shù)測(cè)量或功能校驗(yàn)的具體情況 如 下。UART、SPI、I2C、SDIO通 信 校 驗(yàn) 以 及Flash、RAM存儲(chǔ)校驗(yàn)在中斷前未出現(xiàn)任何數(shù)據(jù)校驗(yàn)錯(cuò)誤，中斷后4種通信校驗(yàn)結(jié)果同時(shí)報(bào)錯(cuò)、存儲(chǔ)校驗(yàn)停止回傳數(shù)據(jù)；定時(shí)器和時(shí)鐘采集信號(hào)未受到影響，整個(gè)實(shí)驗(yàn)過程中的校驗(yàn)結(jié)果均保持正常；ADC校驗(yàn)、DMA校驗(yàn)、DAC校驗(yàn)在中斷前正常，中斷后ADC和DMA的輸出值變?yōu)?，DAC則持續(xù)回傳通信中斷前的最后一個(gè)電壓值，如圖7、8所示。

圖7 ADC校驗(yàn)結(jié)果Fig.7 Result of ADC verification

圖8 DAC校驗(yàn)結(jié)果Fig.8 Result of DAC verification

對(duì)于功耗電流，在整個(gè)實(shí)驗(yàn)過程中呈現(xiàn)“先上升后下降”的變化趨勢(shì)，在數(shù)字通信中斷后出現(xiàn)“跳變式下降”，如圖9所示；初始功耗電流為39.8 mA，受照期間的最大值為46.2 mA，信號(hào)中斷前平均值為39.2 mA，中斷后平均值為37.7 mA。而非輻照條件正常運(yùn)行預(yù)載程序時(shí)，被測(cè)樣品功耗電流的變化幅度小于±1 mA。

圖9 功耗電流監(jiān)測(cè)結(jié)果Fig.9 Measurement results of current consumption

4 討論

首先，定時(shí)器和時(shí)鐘校驗(yàn)信號(hào)的通路為“內(nèi)核（初始化）-晶振-通用IO”，在實(shí)驗(yàn)中始終正?？梢源_定通用I/O、晶振模塊未失效。

其次，存儲(chǔ)器失效通常是圖4中存儲(chǔ)位錯(cuò)數(shù)量逐漸增加的一個(gè)過程，而通信中斷前Flash、RAM都未出現(xiàn)存儲(chǔ)位錯(cuò)。CMOS器件的γ輻照失效主要由晶體管閾值電壓漂移導(dǎo)致的溝道通斷控制失調(diào)引起的，不同模塊的總劑量失效閾值通常會(huì)因各晶體管閾值電壓呈正態(tài)分布而表現(xiàn)一定的個(gè)體差異；實(shí)驗(yàn)中4個(gè)相互之間無數(shù)據(jù)交換、并行工作的數(shù)字通信接口在同一時(shí)間停止工作，大概率不是由通信接口硬件的輻照失效引起。因此，大概率推斷片內(nèi)RAM、Flash存儲(chǔ)模塊和UART、SPI、I2C、SDIO通信模塊未失效。

再次，片內(nèi)DAC是一種可獨(dú)立工作的被動(dòng)模塊，其輸出值來自內(nèi)核預(yù)設(shè)輸出公式的計(jì)算結(jié)果；DAC校驗(yàn)信號(hào)未中斷回傳說明硬件未失效，而輸出非零固定值推斷是內(nèi)核中DAC輸出計(jì)算相關(guān)模塊失效導(dǎo)則無法更新輸出值。此外，DAC校驗(yàn)的信號(hào)通路為“內(nèi)核-DMA-DAC-通用I/O”，并且ADC與DMA的輸出變化一致，推斷芯片內(nèi)部數(shù)據(jù)傳輸模塊DMA未失效。故DAC、DMA模塊應(yīng)該是正常的。

最后，考慮到通信功能是由內(nèi)核相關(guān)模塊、內(nèi)部數(shù)據(jù)傳輸、通信接口硬件共同實(shí)現(xiàn)的，由通信中斷推測(cè)樣品的輻照最敏感單元為內(nèi)核，失效模式很可能是內(nèi)核的部分指令無法執(zhí)行所引起的。

上述推斷與功耗電流變化趨勢(shì)的分析如下：受照初期，樣品中各晶體管漏電流增加，溝道通斷控制未失效，所以功耗電流逐步上升但功能正常；隨著受照劑量增加，溝道通斷控制失效會(huì)使片內(nèi)模塊停止工作，從而使功耗電流突然下降。被測(cè)樣品在所有外設(shè)關(guān)閉、僅有內(nèi)核與總線工作時(shí)的典型動(dòng)態(tài)功耗為36 mA（運(yùn)行頻率為200 MHz）；通信中斷前后由39.2 mA突然下降至37.7 mA，與內(nèi)核及時(shí)鐘、DAC等模塊仍在運(yùn)行、但部分模塊（RAM、Flash、ADC、數(shù)字通信接口等）因內(nèi)核指令無法執(zhí)行而停止工作的推測(cè)是相符的。

隨著CMOS器件特征尺寸達(dá)到納米尺度，晶體管兩側(cè)的場(chǎng)氧化層成為總劑量效應(yīng)等最敏感區(qū)域［19］。對(duì) 于 采 用 淺 溝 槽 隔 離（Shallow Trench Isolation，STI）技術(shù)的器件，當(dāng)覆蓋在P型表面的場(chǎng)氧化層中不斷積累正電性的陷阱電荷時(shí)，表面會(huì)出現(xiàn)反轉(zhuǎn)，場(chǎng)氧層下形成一個(gè)N型區(qū)域。隨著反轉(zhuǎn)的發(fā)生，導(dǎo)通路徑出現(xiàn)，這將大大增加泄漏電流。一方面，源極和漏極之間的溝道邊緣會(huì)出現(xiàn)寄生漏電通路，另一方面，N型金屬氧化物半導(dǎo)體晶體管（NMOS）源漏極和相鄰P型金屬氧化物半導(dǎo)體晶體管（PMOS）的N井之間也可能出現(xiàn)漏電通路，這會(huì)顯著提升器件的功耗。因此隨著累積劑量的增長(zhǎng)，被測(cè)樣品的功耗電流從39.8 mA增長(zhǎng)到了最高46.2 mA。

除此之外，總劑量效應(yīng)在場(chǎng)氧中產(chǎn)生的界面態(tài)和氧化層陷阱電荷會(huì)引起晶體管的閾值電壓漂移。對(duì)于PMOS管，界面態(tài)和氧化層陷阱電荷均會(huì)引起晶體管閾值電壓的負(fù)向漂移；對(duì)于NMOS管，氧化層陷阱電荷會(huì)引起閾值電壓的負(fù)向漂移，而界面態(tài)會(huì)引起正向漂移。隨著累積劑量的增加，被測(cè)器件的晶體管閾值電壓漂移加劇，柵極電壓逐漸失去對(duì)溝道通斷的正常控制，從而引起器件內(nèi)核錯(cuò)誤，程序執(zhí)行錯(cuò)誤陷入死機(jī)狀態(tài)，進(jìn)而導(dǎo)致依賴內(nèi)核工作的外設(shè)停止工作，器件功耗電流驟降至37.7 mA。

5 結(jié)語(yǔ)

首先，與輻照后離線測(cè)試或者功能校驗(yàn)相比，耦合芯片參數(shù)測(cè)量及互異性功能校驗(yàn)的在線原位測(cè)試方法，實(shí)現(xiàn)了對(duì)器件內(nèi)核、模擬外設(shè)、通信外設(shè)、數(shù)據(jù)訪問、片內(nèi)存儲(chǔ)、時(shí)鐘等功能及硬件單元輻照失效的準(zhǔn)確定位，提升了對(duì)微處理器輻照失效模式表征的精細(xì)程度。其次，總劑量效應(yīng)可擴(kuò)展式在線測(cè)試系統(tǒng)具有較好的兼容性，可用于不同硬件封裝、不同通信方式和不同特征尺寸的微處理器及其他一系列主動(dòng)/被動(dòng)器件的總劑量效應(yīng)測(cè)試。與此同時(shí)，在線測(cè)試系統(tǒng)較豐富的硬件配置，確保其后續(xù)可以增加新的功能校驗(yàn)方式，或?qū)σ延行ｒ?yàn)算法進(jìn)行升級(jí)，從而實(shí)現(xiàn)校驗(yàn)功能的擴(kuò)展。然而，由于微處理器集成度高、功能豐富、內(nèi)部結(jié)構(gòu)復(fù)雜并且存在功能狀態(tài)突然失效的情況，通過外部引腳測(cè)量或功能校驗(yàn)獲取的信息仍然有限，在必要的情況下可以考慮在線測(cè)試、器件局部準(zhǔn)直輻照、芯片功能級(jí)輻照失效仿真相結(jié)合的失效模式分析方法。

作者貢獻(xiàn)聲明陳法國(guó)：負(fù)責(zé)在線測(cè)試系統(tǒng)的總體設(shè)計(jì)、文章的起草和修訂；于偉躍：負(fù)責(zé)測(cè)試方法的設(shè)計(jì)；梁潤(rùn)成：負(fù)責(zé)輻照實(shí)驗(yàn)設(shè)計(jì)、數(shù)據(jù)采集和分析；鄭智睿：負(fù)責(zé)測(cè)試系統(tǒng)軟件開發(fā)；郭榮：負(fù)責(zé)測(cè)試系統(tǒng)硬件開發(fā)。