CQFN封裝電特性研究

張榮臻，姚昕，張?jiān)獋?/p>

（無錫中微高科電子有限公司，江蘇 無錫 214072）

0 引言

隨著集成電路封裝朝著高密度、小外形、高性能等方向發(fā)展，表面貼裝型（SMT）封裝的應(yīng)用越來越廣泛[1]。陶瓷四邊無引腳扁平封裝（CQFN:Cramic Quad Flat Non-leaded package）或陶瓷雙列扁平無引腳封裝（CDFN:Cramic Dual Flat Non-leaded package），與傳統(tǒng)的引腳型封裝（如CDIP、CQFP等）相比，具有以下幾個(gè)方面的優(yōu)勢(shì)。

a）外形尺寸小

在封裝外形方面，當(dāng)前行業(yè)中常用的CQFN，其引腳節(jié)距已降低到0.50 mm；而傳統(tǒng)的陶瓷無引腳芯片載體封裝（CLCC:Ceramic Leadless Chip Carrier），其常用的引腳節(jié)距為1.27 mm[2-3]。以0.50 mm節(jié)距的CQFN32和1.27 mm節(jié)距的CLCC32為例，CQFN的面積減小了約75%。

b）散熱能力優(yōu)良

CQFN底面通常有大面積的熱焊盤，板級(jí)組裝時(shí)，可以焊接到PCB表面，大大地提高了器件的散熱能力[4]。

c）良好的電性能

CQFN封裝內(nèi)外引腳之間的距離較短，有利于降低信號(hào)傳輸路徑的寄生參數(shù)，提高信號(hào)性能[5]。

由于節(jié)距的縮小，給CQFN的加工、封裝和應(yīng)用也帶來了一系列的問題，近年來針對(duì)CQFN外殼加工工藝、可靠性等方面多有研究[6-7]，例如:徐利等[8]研究了CQFN外殼在微波電路上的應(yīng)用。而由于內(nèi)外引線連接結(jié)構(gòu)上的差異，導(dǎo)致不同結(jié)構(gòu)的CQFN外殼在電特性傳輸方面具有一定的差異，目前針對(duì)此方面的研究較少。針對(duì)以上問題，本文介紹了常見的CQFN封裝的電連接結(jié)構(gòu)，并結(jié)合電特性仿真方法對(duì)比了不同封裝結(jié)構(gòu)的電特性差異。

1 典型的CQFN封裝互連結(jié)構(gòu)

1.1 芯片到陶瓷外殼的連接

典型的CQFN封裝結(jié)構(gòu)示意圖如圖1所示，芯片貼裝到陶瓷外殼后，通過引線鍵合（Wire Bonding）的方式，連接到陶瓷封裝的鍵合指或者底部的貼片區(qū)，一般貼片區(qū)用于連接地（Ground）信號(hào)。外殼內(nèi)部結(jié)構(gòu)一般有兩種:一種是鍵合指在一個(gè)高出的臺(tái)階上，與裝片區(qū)不在同一平面（如圖1a所示）；另一種是不存在臺(tái)階，鍵合指和裝片區(qū)在同一平面（如圖1b所示）。

圖1 CQFN內(nèi)部連接結(jié)構(gòu)

1.2 陶瓷外殼內(nèi)外引腳的連接

CQFN的外形一般有兩種結(jié)構(gòu)，如圖2-3所示。圖2的CQFN封裝，類似于傳統(tǒng)的CLCC封裝，存在側(cè)壁金屬化，一般稱此種結(jié)構(gòu)為城堡狀引腳。圖3的CQFN封裝，外引腳指從封裝的底面引出，而側(cè)面不存在金屬互聯(lián)部分。側(cè)壁金屬化的存在一般有兩個(gè)作用:1）起動(dòng)內(nèi)部引腳與外部引腳的電連接；2）在板級(jí)組裝時(shí)，側(cè)壁金屬化會(huì)爬錫，便于檢查焊接質(zhì)量；但側(cè)壁金屬化的存在會(huì)增加外殼的加工難度，特別是當(dāng)引腳節(jié)距縮小到0.5 mm以下時(shí)，側(cè)壁金屬的印刷、填充，給外殼加工帶來了很大的挑戰(zhàn)。

圖2 城堡型CQFN封裝

對(duì)于城堡型的引腳結(jié)構(gòu)，其內(nèi)外引腳的互聯(lián)如圖4所示，內(nèi)部鍵合通過走線與側(cè)壁金屬化相連，而側(cè)壁金屬化同底部外引腳相連通，從而形成了“芯片—鍵合線—內(nèi)部鍵合指—內(nèi)部走線—側(cè)壁金屬化—外引腳”這樣一個(gè)完整的導(dǎo)電通路。

圖4 城堡型CQFN互聯(lián)結(jié)構(gòu)

對(duì)于側(cè)壁無金屬化的封裝來說，內(nèi)部鍵合指則直接通過通孔與底部引腳相連，如圖5所示。

圖5 非城堡型CQFN互連結(jié)構(gòu)

2 CQFN信號(hào)傳輸特性仿真

2.1 S參數(shù)簡(jiǎn)介

高速信號(hào)在傳輸?shù)倪^程中，受到互連線特性參數(shù)的影響，使得信號(hào)可能面臨反射、過沖、串?dāng)_和時(shí)序等問題，一般將這些統(tǒng)稱為信號(hào)完整性問題。信號(hào)通道的傳輸特性通常用S參數(shù)來表征。圖6所示的二端口網(wǎng)絡(luò)有4個(gè)S參數(shù)，Sij表示從j端口輸入信號(hào)，在i端口測(cè)得的能量。常用的S21插入損耗，表示有多少能量傳遞到端口2，此數(shù)值越大越好，理想值為1（0 dB）；S11回波損耗，表示被反射回端口1的能量，該數(shù)值越小越好。

圖6 二端口網(wǎng)絡(luò)示意圖

2.2 CQFN24仿真模型及參數(shù)

采用某款CQFN24封裝為例，對(duì)比分析不同的引出結(jié)構(gòu)在信號(hào)傳輸上的差異。圖7所示為帶城堡型結(jié)構(gòu)的QFN24封裝，引腳節(jié)距為0.50 mm，外形尺寸為4.60 mm×4.60 mm。仿真一對(duì)針對(duì)圖中的P1和N1的差分信號(hào)，差分對(duì)單端阻抗為50 Ω，雙端阻抗為100 Ω。

圖7 CQFN24外形尺寸圖（城堡型結(jié)構(gòu)）

根據(jù)QFN24外殼建立的三維電仿真模型，如圖8所示，P1和N1端口通過鍵合絲與鍵合指相連。

圖8 CQFN24三維仿真模型

表1為仿真參數(shù)，陶瓷外殼選用高溫氧化鋁陶瓷，內(nèi)部走線及通孔材料為金屬鎢，芯片鍵合絲選用φ25 μm金絲。封裝要求為在10 GHz時(shí)，差分對(duì)S21＞-0.5 dB，S11＜-12 dB。

表1 仿真材料參數(shù)設(shè)置

2.3 S仿真結(jié)果及分析

仿真結(jié)果如圖9所示。從圖9中可以看出，在10 GHz時(shí)，S21（插入損耗）為-0.5 dB；S11（回波損耗）為-10.9 dB；回?fù)p尚未達(dá)到-12 dB的指標(biāo)要求。

圖9 S參數(shù)仿真結(jié)果比

3 封裝電特性的優(yōu)化與分析

對(duì)上述信號(hào)電路進(jìn)行阻抗分析發(fā)現(xiàn)，差分信號(hào)在傳輸路徑上，阻抗的變化較大，最低阻抗約為86 Ω，提高傳輸路徑的阻抗匹配，可以提高信號(hào)的傳輸質(zhì)量。

圖10 CFN24阻抗分析結(jié)果

針對(duì)以上分析結(jié)果，對(duì)電路結(jié)構(gòu)做了兩種更改:一種是在內(nèi)部走線上增加了到外引腳的通孔；另一種則是去掉了側(cè)壁金屬化，僅保留通孔連接。如圖11-12所示。

圖11 CQFN24連接結(jié)構(gòu)（增加通孔）

圖12 CQFN24連接結(jié)構(gòu)（去掉側(cè)壁金屬化）

對(duì)上述兩種結(jié)構(gòu)進(jìn)行阻抗分析，結(jié)果如表2所示。從表2中可知，增加通孔后，最低阻抗降為84 Ω，阻抗不匹配增大（目標(biāo)阻抗為100 Ω）；僅保留通孔后，最低阻抗為88 Ω，阻抗不匹配程度降低。

表2 阻抗分析結(jié)果 單位：Ω

對(duì)上述兩種結(jié)構(gòu)進(jìn)行S參數(shù)分析，3種結(jié)構(gòu)的仿真結(jié)果對(duì)比如表3所示。由仿真結(jié)果可知，信號(hào)的傳輸質(zhì)量與阻抗的匹配程度直接相關(guān)。

表3 S參數(shù)分析結(jié)果 單位：dB

當(dāng)內(nèi)部走線通過通孔與外引腳直接相連時(shí)，傳輸結(jié)構(gòu)的阻抗匹配最好，信號(hào)傳輸質(zhì)量也最好。為此，可以將CQFN24結(jié)構(gòu)更改為圖13所示，即采用側(cè)壁無金屬化架構(gòu)，以提高信號(hào)的傳輸質(zhì)量。

圖13 CQFN24外形結(jié)構(gòu)

4 結(jié)束語

CQFN封裝因?yàn)槌叽缧?、互連短，多用于射頻等高速電路。本文針對(duì)不同的CQFN電路進(jìn)行了信號(hào)傳輸特性仿真分析，并對(duì)比分析了不同的CQFN互連結(jié)構(gòu)對(duì)信號(hào)傳輸?shù)挠绊?。在?shí)際應(yīng)用中，還需要結(jié)合具體的應(yīng)用場(chǎng)景，選擇合適的CQFN外殼結(jié)構(gòu)，并在此基礎(chǔ)上進(jìn)行互聯(lián)寄生參數(shù)、阻抗匹配等方面的優(yōu)化，以達(dá)到實(shí)際的應(yīng)用需求。