應(yīng)用于彈載SiC MOSFET 的RC吸收電路的設(shè)計(jì)與優(yōu)化*

張曉娟景 博張 劼王 洋李紅波

(1.西京學(xué)院機(jī)械工程學(xué)院，陜西 西安 710123；2.空軍工程大學(xué)航空工程學(xué)院，陜西 西安 710038)

碳化硅(SiC)和氮化鎵(GaN)作為寬禁帶半導(dǎo)體材料的代表，引發(fā)了電力電子的新一次革命。其中SiC MOSFET 由于更低的導(dǎo)通電阻以及更快的開關(guān)速度，正逐步取代Si IGBT，將電力電子裝置的功率密度和效率提升到新的高度[1]。彈載電源中SiC MOSFET 使用廣泛，但其高速開關(guān)帶來的電氣過應(yīng)力與高頻振蕩不僅惡化了系統(tǒng)的電磁兼容特性，更危及了器件的安全工作區(qū)[2]，降低了整機(jī)工作的可靠性，進(jìn)而制約了SiC MOSFET 的進(jìn)一步推廣。

SiC MOSFET 高速開關(guān)暫態(tài)的負(fù)面效應(yīng)主要源于以下兩方面:一方面，SiC MOSFET 的結(jié)電容更小，開關(guān)速度更快，瞬變所帶來的高di/dt、du/dt會(huì)成為電路中電磁干擾的源頭，產(chǎn)生諸如串?dāng)_[3]、電磁干擾(Electromagnetic Interference，EMI)[4-5]等問題；另一方面，SiC MOSFET 對于回路中的寄生參數(shù)更加敏感，di/dt會(huì)與寄生電感相作用產(chǎn)生超調(diào)電壓，du/dt會(huì)與寄生電容相作用產(chǎn)生漏電流，寄生電感和寄生電容在SiC MOSFET 近似階躍輸入的激勵(lì)下又會(huì)產(chǎn)生衰減振蕩，進(jìn)一步加劇電磁干擾。

降低回路寄生電感，優(yōu)化布線結(jié)構(gòu)[6]被證明是一種有效的方法，但是依賴于設(shè)計(jì)者的經(jīng)驗(yàn)，并且進(jìn)一步降低寄生電感需要復(fù)雜的封裝技術(shù)[7]，成本較高。增設(shè)緩沖吸收電路是目前應(yīng)用最廣、成本最低的方法。該方法通過在MOSFET 兩端并聯(lián)無源器件，對于諧振網(wǎng)絡(luò)進(jìn)行阻尼以及能量吸收。文獻(xiàn)[8]討論了目前常用的三種吸收電路拓?fù)洌⑦M(jìn)行了橫向?qū)Ρ?；文獻(xiàn)[9]給出了RCD 吸收電路的具體設(shè)計(jì)方案，實(shí)驗(yàn)證明該電路可以有效抑制MOSFET關(guān)斷電壓尖峰。目前，針對彈載設(shè)備中高速SiC MOSFET 的吸收電路設(shè)計(jì)方案鮮有報(bào)道，傳統(tǒng)應(yīng)用于Si 基器件的設(shè)計(jì)方法存在一定的局限性。

本文首先分析了SiC MOSFET 的開關(guān)特性，并分析了SiC MOSFET 的四種無源吸收電路優(yōu)缺點(diǎn)。其次，針對其中應(yīng)用較為廣泛的RC 吸收電路進(jìn)行建模分析，給出相關(guān)參數(shù)的具體設(shè)計(jì)及優(yōu)化方案。最后，通過400V/20A 雙脈沖測試電路進(jìn)行了實(shí)驗(yàn)驗(yàn)證。

1 SiC MOSFET 的開關(guān)特性

圖1 為應(yīng)用于SiC MOSFET 開關(guān)特性分析的雙脈沖測試電路。其中，Lload為負(fù)載電感，VBUS為恒定母線電壓，Df和Cf表示續(xù)流二極管及其結(jié)電容，Cgs、Cgd、Cds表示SiC MOSFET 結(jié)電容，Lloop為橋臂走線寄生電感，Rg為柵源驅(qū)動(dòng)電阻，Vdr為驅(qū)動(dòng)電壓。

圖1 SiC MOSFET 雙脈沖測試電路圖

圖2 為SiC MOSFET 開關(guān)暫態(tài)的典型波形，其中包括指令信號usignal、柵源兩端電壓ugs，漏源電壓uds，漏極電流id。雙脈沖測試電路的具體實(shí)驗(yàn)方法參照文獻(xiàn)[10]。雙脈沖測試電路模擬了SiC MOSFET 在感性負(fù)載下開關(guān)的的工作狀態(tài)，其中續(xù)流二極管Df可以是BOOST 或無橋PFC 電路中常用的SiC SBD 肖特基二極管，也可以是SiC MOSFET工作在同步整流模式下的體二極管。

圖2 SiC MOSFET 開關(guān)典型波形圖

在開通過程中，由于反向恢復(fù)效應(yīng)，漏極電流id存在超調(diào)，同時(shí)Cf與Lloop形成LC 諧振，導(dǎo)致了漏極電流的衰減振蕩；在關(guān)斷過程中較大的di/dt與Lloop相作用導(dǎo)致電壓超調(diào)，此時(shí)SiC MOSFET 的輸出電容Coss=Cgd+Cds與Lloop作用，形成漏源電壓的衰減振蕩。其中，電壓uds的超調(diào)與振蕩是實(shí)際工程中導(dǎo)致MOSFET 失效的主要原因，也是本文研究的重點(diǎn)。

關(guān)斷電壓的超調(diào)振蕩隨著SiC MOSFET 開關(guān)速度的提升會(huì)愈加顯著，如圖3(a)所示。增大柵極電阻可以對關(guān)斷電壓尖峰進(jìn)行抑制，但是是以延時(shí)和損耗增加為代價(jià)的。圖3(b)展示了關(guān)斷電壓隨回路電感的變化趨勢，顯然降低寄生電感有利于降低uds的超調(diào)與振蕩，但是目前對于寄生電感的主動(dòng)控制還處于研究階段。

圖3 開關(guān)速度和寄生參數(shù)對關(guān)斷電壓尖峰的影響

2 現(xiàn)有無源吸收電路

無源吸收電路主要有四種拓?fù)湫问剑鐖D4 所示。每一種吸收電路都并聯(lián)在SiC MOSFET 的漏源極兩端，以達(dá)到吸收關(guān)斷電壓尖峰的目的。

圖4 常用無源吸收電路

單電容C 吸收電路如圖4(a)所示。該電路增大了諧振回路的電容數(shù)值，進(jìn)而削弱了關(guān)斷電壓尖峰，降低了振蕩頻率。但該吸收電路不存在耗能元件，在開通階段SiC MOSFET 的電流應(yīng)力較大。

RC 吸收電路如圖4(b)所示。電阻的加入增大了諧振回路的阻尼，抑制電壓尖峰，但同時(shí)也承擔(dān)了一部分的功率損耗。這種方法可以緩解SiC MOSFET 開通時(shí)的電流應(yīng)力，但同樣削弱了關(guān)斷電壓尖峰的抑制能力，RC 的數(shù)值需要進(jìn)行優(yōu)化選取。

RCD 吸收電路如圖4(c)所示。該電路在RC的基礎(chǔ)上增加了一個(gè)二極管，在關(guān)斷階段等效于單電容C 電路，而在開通階段等效于RC 電路。RCD電路雖兼顧了關(guān)斷電壓吸收和開通電流應(yīng)力兩個(gè)問題，但額外增加一個(gè)快恢復(fù)二極管或者肖特基二極管以保證電路的有序工作，這無疑大大增加了成本。

RCD 鉗位吸收電路是RCD 的改進(jìn)，只在SiC MOSFET 關(guān)斷電壓超調(diào)振蕩階段才會(huì)工作，將吸收電路對于功率管開關(guān)特性的影響降到最低，比傳統(tǒng)RCD 電路的效率更高[11]。然而該電路同樣需要額外的二極管，成本方面不具備優(yōu)勢。

本文選取常用的RC 吸收電路，對其進(jìn)行建模分析，并給出緩沖電阻和電容的參數(shù)設(shè)計(jì)與優(yōu)化方案。

3 RC 吸收電路的設(shè)計(jì)與優(yōu)化

應(yīng)用于SiC MOSFET 的RC 吸收電路如圖5(a)所示，其等效電路如圖5(b)所示。顯然，RC 吸收電路的加入構(gòu)成了一個(gè)二階有阻尼振蕩電路。在Pspice 中取母線電壓VBUS=400 V，負(fù)載電流IL=20 A，驅(qū)動(dòng)電阻Rg=10 Ω，回路寄生電感Lloop=100 nH，采用CREE 公司的1 200 V/90 A 的C2M0015120D 模型，進(jìn)行仿真分析。

圖5 RC 吸收電路及其等效電路圖

3.1 RC 電路對于關(guān)斷性能的優(yōu)化

圖6(a)為SiC MOSFET 關(guān)斷電壓尖峰的抑制效果。取Rs=10 Ω，Cs=2.2 nF，關(guān)斷電壓的峰值有了58 V 的下降，同時(shí)振蕩頻率由27.2 MHz 降到13.4 Hz，并且衰減速度加快。圖6(b)為SiC MOSFET關(guān)斷電壓的頻譜，顯然在27.2 MHz 處有了10 dB/μV的衰減，這大大優(yōu)化了系統(tǒng)共模EMI 特性。

圖6 RC 吸收電路對關(guān)斷電壓的優(yōu)化

3.2 RC 參數(shù)對于抑制效果的影響

如圖6(a)所示，SiC MOSFET 的關(guān)斷電壓uds為有阻尼衰減的階躍響應(yīng)。根據(jù)圖5(b)給出的LC 諧振回路等效圖，可以得出加入RC 吸收電路后，系統(tǒng)的振蕩頻率fosc為

該電路的阻尼系數(shù)ζ可表示為

式中:Rd為等效阻尼電阻。

取ζ=1 的臨界阻尼情況，可以得到此時(shí)等效阻尼電阻為

緩沖電阻Rs的取值范圍即以Rd作為基準(zhǔn)進(jìn)行標(biāo)定。緩沖電容Cs的取值范圍則以SiC MOSFET的輸出電容Coss作為基準(zhǔn)進(jìn)行標(biāo)定。本例中Rd≈10 Ω，Coss=220 pF。

圖7 給出了固定Cs=2.2 nF，選取Rs從5 Ω 到40 Ω 條件下，關(guān)斷電壓的波形圖。值得一提的是隨著Rs的進(jìn)一步增大，系統(tǒng)阻尼不降反升。

圖7 緩沖電阻對于關(guān)斷電壓尖峰的影響

同樣的情況出現(xiàn)在Cs取值過大時(shí)，隨著緩沖電容的增大，關(guān)斷尖峰上升，如圖8(b)所示。這是由于圖5(b)的二階等效電路圖忽略了雙脈沖系統(tǒng)中其他寄生參數(shù)，實(shí)際上應(yīng)用RC 吸收電路的SiC MOSFET 驅(qū)動(dòng)系統(tǒng)為一個(gè)高階系統(tǒng)，存在多個(gè)極點(diǎn)，緩沖電阻和緩沖電容取值過大都會(huì)導(dǎo)致超調(diào)變化趨勢的改變。在實(shí)際應(yīng)用中，我們?yōu)楸ＷCRC 吸收電路設(shè)計(jì)的有效性，有如下約束

圖8 緩沖電容對于關(guān)斷電壓尖峰的影響

選取緩沖電阻Rs=5 Ω～40 Ω，緩沖電容510 pF-3.9 nF，可得到關(guān)斷電壓峰值的變化趨勢，如圖9 所示。顯然，隨著緩沖電容取值的增大，電壓峰值降低，但衰減趨勢隨電容值上升而放緩。同時(shí)，隨著緩沖電阻取值的增大，電壓峰值呈現(xiàn)先減后增的趨勢，并在20 Ω～30 Ω 區(qū)域內(nèi)取到電壓尖峰的最小值。所以，一味增大緩沖電阻取值對于降低電壓峰值無效；一味增大緩沖電容取值對于降低電壓峰值效果不顯著，甚至?xí)霈F(xiàn)反向趨勢。增大電容對于電壓峰值的抑制效果要優(yōu)于增大電阻。僅從削弱電壓尖峰的角度來看，應(yīng)固定Rs數(shù)值，并在10 nF 以內(nèi)增大Cs。

圖9 關(guān)斷電壓尖峰的變化趨勢

3.3 RC 參數(shù)對于損耗的影響

除了對關(guān)斷電壓尖峰的抑制效果，系統(tǒng)的損耗也是衡量RC 吸收電路參數(shù)設(shè)計(jì)優(yōu)劣的標(biāo)準(zhǔn)之一。對于電力電子裝置，損耗的增加意味著效率的下降以及散熱負(fù)擔(dān)的加重，進(jìn)而會(huì)降低系統(tǒng)的功率密度。對于應(yīng)用于SiC MOSFET 的RC 吸收電路系統(tǒng)而言，主要關(guān)注SiC MOSFET 本身以及耗能緩沖電阻Rs上的功率損耗。

SiC MOSFET 的開關(guān)損耗可表示為其漏源電壓uds與漏極電流id的積分

緩沖電阻上的損耗可表示為

式中:tu表示uds的邊沿變化時(shí)間。

圖10(a)和(b)分別給出了不同R、C取值條件下SiC MOSFET 開關(guān)損耗與Rs熱損耗的變化趨勢。不難看出，和緩沖電阻的損耗相比，SiC MOSFET 的損耗變化的幅度相對較小。對于SiC MOSFET 的開關(guān)損耗，其隨著緩沖電阻的增大而減小，這是得益于超調(diào)損耗的降低；其又隨著緩沖電容的增大而增大，這是因?yàn)镽C 吸收電路的插入一定程度上降低了SiC MOSFET 的開關(guān)速度。對于Rs的熱損耗，其隨著自身電阻值的增大而增大，增大速度逐步放緩，體現(xiàn)了公式(6)中二次項(xiàng)的變化趨勢；另外，熱損耗同樣隨著緩沖電容的增大而增大。

圖10 系統(tǒng)部件損耗的變化趨勢

總損耗是系統(tǒng)效率的集中體現(xiàn)，其變化趨勢和緩沖電阻熱損耗類似，如圖11 所示。

圖11 總損耗的變化趨勢

在確定Rs取值后，可根據(jù)對于電壓超調(diào)量和總開關(guān)損耗的要求，對Cs進(jìn)行折中取值。顯然，一味增大R、C取值對于提升系統(tǒng)效率是不利的。于是，在公式(4)的基礎(chǔ)上對于RC 取值有進(jìn)一步約束

實(shí)際設(shè)計(jì)過程中，未插入RC吸收電路下可測得uds的響應(yīng)波形，得出臨界阻尼電阻Rd的數(shù)值；其次，在公式(7)約束條件下選擇合適的緩沖電阻和緩沖電容；最后根據(jù)應(yīng)用場合對于R、C數(shù)值進(jìn)行微調(diào)。對于EMC 要求嚴(yán)格或者寄生參數(shù)較為惡劣的場合，建議適當(dāng)選取較大的Cs值以達(dá)到尖峰與振蕩足夠的衰減；對于效率要求嚴(yán)格的場合，在保證尖峰不超過額定電壓的情況下，盡量選擇較小的Cs值。不建議將增大Rs值作為優(yōu)化設(shè)計(jì)的方式。

4 實(shí)驗(yàn)驗(yàn)證

為驗(yàn)證本文提出的R、C參數(shù)優(yōu)化設(shè)計(jì)方法的有效性，搭建了如圖12 所示的雙脈沖測試平臺。實(shí)驗(yàn)的相關(guān)測試參數(shù)如表1 所示。

圖12 實(shí)驗(yàn)電路

表1 雙脈沖測試電路參數(shù)

圖13 所示為加入RC 吸收電路前后SiC MOSFET 的關(guān)斷暫態(tài)電壓波形圖。顯然，RC 吸收電路的加入將超調(diào)量由330 V 降低到了180 V，有效提升了SiC MOSFET 開關(guān)暫態(tài)瞬間的可靠性。

圖13 RC 吸收電路實(shí)驗(yàn)效果

5 結(jié)論

針對彈載電源中SiC MOSFET 關(guān)斷暫態(tài)的電壓超調(diào)振蕩現(xiàn)象，首先，分析了應(yīng)用于SiC MOSFET 的三種無源吸收電路的優(yōu)缺點(diǎn)。其次，對于其中應(yīng)用較為廣泛的RC 吸收電路進(jìn)行建模分析，給出相關(guān)參數(shù)的具體設(shè)計(jì)及優(yōu)化方案，限定了緩沖電阻和電容取值的約束條件。最后，通過400V/20A 雙脈沖測試電路驗(yàn)證了設(shè)計(jì)的有效性。