中壓直流系統(tǒng)短路電流快速識(shí)別裝置*

琚興寶, 王 偉

(中國(guó)艦船研究設(shè)計(jì)中心, 湖北 武漢 430064)

0 引 言

隨著直流電網(wǎng)容量和電力負(fù)荷需求的不斷增長(zhǎng),直流輸配電系統(tǒng)的優(yōu)勢(shì)也愈發(fā)明顯[1-3]。目前,直流電的優(yōu)勢(shì)不僅僅體現(xiàn)在直流電機(jī)、電鍍、電機(jī)勵(lì)磁、蓄電池充電、半導(dǎo)體電路等領(lǐng)域,在高電壓大電流的直流輸電系統(tǒng)、中壓直流牽引系統(tǒng)和船舶供電系統(tǒng)等中高壓領(lǐng)域中,其優(yōu)勢(shì)得到了更加廣泛的發(fā)展和應(yīng)用[4-6]。同交流輸電相比,直流輸電的優(yōu)勢(shì)主要有[3,7]:線路走廊窄,可以節(jié)省大量土地和資金,線路造價(jià)低;傳送容量大,線路損耗小;調(diào)節(jié)快速,運(yùn)行可靠。但是,隨著系統(tǒng)容量和電壓等級(jí)的提高導(dǎo)致短路電流水平顯著增加,較高的直流電壓等級(jí)對(duì)電力系統(tǒng)的安全性、可靠性和穩(wěn)定性提出了更高的要求。

在中壓直流系統(tǒng)中,由于供電線路較短導(dǎo)致各電源首端的短路電流和分支的短路電流相差不大;線路阻抗小使得短路電流幅值大,同時(shí)短路電流的上升速度很大,這是中壓直流系統(tǒng)短路電流的顯著特點(diǎn)[6,8]。因此,直流電力系統(tǒng)在發(fā)生短路故障時(shí)會(huì)產(chǎn)生巨大短路電流,這將對(duì)電氣設(shè)備產(chǎn)生嚴(yán)重的危害:短路電流在電氣設(shè)備中會(huì)產(chǎn)生高溫和極大的電動(dòng)力;巨大的短路電流會(huì)引起電壓下降而嚴(yán)重?fù)p壞某些重要設(shè)備。因此短路故障將對(duì)系統(tǒng)的安全與穩(wěn)定運(yùn)行產(chǎn)生嚴(yán)重影響。

在系統(tǒng)故障發(fā)生初期,電流快速上升,在該階段對(duì)故障電流進(jìn)行限制并開(kāi)斷,可以有效清除系統(tǒng)故障。因此,對(duì)直流系統(tǒng)短路故障的快速識(shí)別可以為后續(xù)系統(tǒng)故障可靠清除起到十分重要的作用,具有必要的研究意義[9-11]。

因此,針對(duì)直流電網(wǎng)短路電流識(shí)別的研究,將有效解決中壓直流電力系統(tǒng)短路電流上升過(guò)快所引起的開(kāi)斷失敗,同時(shí)可以提高中壓直流電力系統(tǒng)的智能化水平,保證系統(tǒng)安全、穩(wěn)定的運(yùn)行。文獻(xiàn)[12]基于縱聯(lián)差動(dòng)保護(hù),在供電回路中,通過(guò)配置光電流傳感器來(lái)減小信號(hào)傳輸時(shí)間,并采取差動(dòng)電流檢測(cè)實(shí)現(xiàn)對(duì)不同類(lèi)型故障的快速識(shí)別,但是該保護(hù)工作原理基于雙端電氣量,需要依賴(lài)通信系統(tǒng),在保護(hù)動(dòng)作速度上有缺陷。文獻(xiàn)[13]分析電網(wǎng)中直流電抗器故障過(guò)程的暫態(tài)特性,并基于小波變換對(duì)波形高頻分量進(jìn)行提取,通過(guò)比較兩側(cè)直流電壓幅值進(jìn)行故障方向的判別,可靠識(shí)別區(qū)內(nèi)外故障,但同樣需要依賴(lài)通信系統(tǒng),且保護(hù)整定比較復(fù)雜。文獻(xiàn)[14-15]針對(duì)行波保護(hù)方案進(jìn)行了改進(jìn),雖然所提檢測(cè)方法均基于單端電氣量,故障檢測(cè)和識(shí)別的速度極快,但其可靠性較差。基于此,本文采用基于電流上升率di/dt保護(hù)和電流增量ΔI的保護(hù)方案,實(shí)現(xiàn)就地保護(hù),無(wú)需通信設(shè)備,具有極快的動(dòng)作速度,保護(hù)也較為靈敏,同時(shí)在設(shè)備成本上具有一定優(yōu)勢(shì)。

1 短路識(shí)別算法

基于直流電網(wǎng)短路故障特點(diǎn),采用DDL保護(hù)為短路識(shí)別算法。DDL保護(hù)是以電流上升率di/dt保護(hù)和電流增量ΔI作為檢測(cè)量,將di/dt和ΔI兩者結(jié)合考慮來(lái)決定保護(hù)的動(dòng)作特性,即上升率di/dt作為保護(hù)啟動(dòng)和返回的判據(jù),電流增量ΔI配合不同延時(shí)作為故障的判別依據(jù),分別形成了DDL+ΔI保護(hù)和DDL+ΔT保護(hù)。在保護(hù)過(guò)程中,兩者同時(shí)進(jìn)行判定,其中任一保護(hù)先達(dá)到動(dòng)作要求立刻動(dòng)作。這樣不但解決單獨(dú)的ΔI保護(hù)存在拒動(dòng)現(xiàn)象,而且克服di/dt保護(hù)易受干擾而誤動(dòng)的缺點(diǎn)。

1.1 DDL+ΔI保護(hù)原理

DDL+ΔI保護(hù)原理圖如圖1所示。DDL+ΔI保護(hù)啟動(dòng)后,在延時(shí)Tmax時(shí)間內(nèi),檢測(cè)到電流增量ΔI>ΔImax的時(shí)間大于或等于參數(shù)tΔImax,DDL+ΔI保護(hù)動(dòng)作。若在保護(hù)出口動(dòng)作之前檢測(cè)到電流上升率di/dt

圖1 DDL+ΔI保護(hù)原理

1.2 DDL+ΔT保護(hù)原理

DDL+ΔT保護(hù)原理如圖2所示。DDL+ΔT保護(hù)啟動(dòng)后,當(dāng)檢測(cè)到延時(shí)Δt>Tmax,同時(shí)電流增量ΔI>ΔImin,DDL+ΔT保護(hù)動(dòng)作。若在保護(hù)出口動(dòng)作之前檢測(cè)到電流上升率di/dt

圖2 DDL+ΔT保護(hù)原理

2 裝置硬件設(shè)計(jì)

短路電流識(shí)別裝置的整體方案如圖3所示。主回路的電流信號(hào)通過(guò)直流電流傳感器獲取并經(jīng)過(guò)信號(hào)調(diào)理后由AD采樣并輸入到基于FPGA的主控模塊中進(jìn)行數(shù)據(jù)處理和故障識(shí)別,視其結(jié)果交互以及相應(yīng)的控制策略再進(jìn)一步執(zhí)行。

圖3 短路電流識(shí)別裝置的整體方案

2.1 主控模塊設(shè)計(jì)

FPGA是由各種門(mén)級(jí)連接起來(lái)形成乘法器、寄存器、地址發(fā)生器等,應(yīng)用硬件描述語(yǔ)言設(shè)計(jì)的數(shù)字電路,由多個(gè)與非門(mén)及D觸發(fā)器構(gòu)成,上電后所有的與非門(mén)和D觸發(fā)器同時(shí)工作。FPGA的并行處理特性可保持?jǐn)?shù)據(jù)率和系統(tǒng)時(shí)鐘一致,對(duì)于實(shí)現(xiàn)簡(jiǎn)單的數(shù)字信號(hào)處理其速度優(yōu)勢(shì)更明顯。因此,由FPGA組成的最小系統(tǒng)可以在百微秒內(nèi)實(shí)現(xiàn)故障短路電流的快速識(shí)別。

直流電網(wǎng)短路電流識(shí)別裝置不僅要滿(mǎn)足對(duì)速度的設(shè)計(jì)要求,同時(shí)還要滿(mǎn)足可操作性的要求,即具有友好的人機(jī)交互模塊和通信模塊。FPGA擅長(zhǎng)完成邏輯運(yùn)算,而單片機(jī)則更善于實(shí)現(xiàn)控制和管理功能。因此,短路電流識(shí)別裝置的總體方案采用FPGA+AVR的雙處理器結(jié)構(gòu),FPGA實(shí)現(xiàn)短路電流快速識(shí)別和斷路器開(kāi)斷控制功能,AVR實(shí)現(xiàn)通信和人機(jī)交互等控制和管理功能。

針對(duì)短路電流故障識(shí)別裝置的主控模塊設(shè)計(jì)包括FPGA最小系統(tǒng)、AVR測(cè)控單元及FPGA與單片機(jī)通信電路。

2.1.1 FPGA最小系統(tǒng)

該系統(tǒng)由FPGA主芯片、電源電路、時(shí)鐘電路、JTAG接口、配置電路和下載電路6部分組成。

FPGA的電源系統(tǒng)內(nèi)核供電電壓和數(shù)字PLL供電電壓是1.2 V,模擬PLL供電電壓是2.5 V,I/O供電電壓是3.3 V。分別采用TPS75733、AMS1117-ADJ和SPX3819提供3.3 V、2.5 V和1.2 V共3路電源。

FPGA的全局時(shí)鐘管腳接入40 MHz有源晶振,有源晶振具有非常好的頻率穩(wěn)定性和抗外界干擾的能力,使用更加穩(wěn)定可靠。由于CycloneIII系列中EP3C25Q240C8NI/O電平是3.3 V,故選用3.3 V作為有源晶振的供電電源。根據(jù)CycloneIII的設(shè)計(jì)手冊(cè),在有源晶振電源端串接一個(gè)120 Ω/100 MHz的鐵氧體磁珠用于濾除干擾。

JTAG接口是一個(gè)業(yè)界標(biāo)準(zhǔn)接口,在FPGA系統(tǒng)中用于在線編程和下載調(diào)試。FPGA基本上都可以支持JTAG命令來(lái)配置FPGA的方式,而且JTAG的配置方式優(yōu)先級(jí)高于其他任何一種配置方式。

根據(jù)FPGA在配置電路中的角色,其配置數(shù)據(jù)的方式有3種:FPGA主動(dòng)方式、FPGA被動(dòng)方式和JTAG方式。本文采用雙處理器結(jié)構(gòu),FPGA作為主處理器,因此FPGA的配置方式采用主動(dòng)串行(AS)方式,由PROM加載FPGA。在QuartusII9.0以后的版本允許使用與EPCS命令兼容的第三方FLASH,第三方FLASH成本更低,性能穩(wěn)定。因此本文采用M25P64作為配置芯片。

2.1.2 AVR測(cè)控單元

作為從處理器的AVR,主要實(shí)現(xiàn)包括與上位機(jī)通信功能、液晶顯示功能和與FPGA通信功能,ATmega128測(cè)控單元主要包括微處理器ATmega128、復(fù)位電路、晶體振蕩電路、擴(kuò)展SRAM電路等。MCU測(cè)控單元的結(jié)構(gòu)框圖如圖4所示。

圖4 MCU測(cè)控單元的結(jié)構(gòu)框圖

2.1.3 FPGA與單片機(jī)通信電路

在主控模塊中,FPGA與AVR雙處理器之間的硬件通信電路設(shè)計(jì)十分重要[16]。二者之間可靠穩(wěn)定的數(shù)據(jù)交換,可以使短路電流識(shí)別算法閾值設(shè)定、直流斷路器工作狀態(tài)顯示和故障電流波形顯示等功能的實(shí)現(xiàn)。通信傳輸方式主要有串行通信和并行通信,前者多采用SPI串行外設(shè)接口,數(shù)據(jù)傳輸成本低,對(duì)線路要求小,抗干擾能力強(qiáng),但傳輸數(shù)據(jù)容量小,速度慢。而并行通信恰好相反。因此,并行通信更能滿(mǎn)足直流系統(tǒng)短路故障的快速識(shí)別需求。

因此,本裝置采用并行訪問(wèn)外部寄存器方式,FPGA實(shí)現(xiàn)相應(yīng)寄存器功能。當(dāng)單片機(jī)向FPGA傳送數(shù)據(jù),片選信號(hào)CS使能,地址線訪問(wèn)相應(yīng)地址的寄存器;當(dāng)FPGA向單片機(jī)傳送數(shù)據(jù),FPGA產(chǎn)生中斷信號(hào),讀取該地址的寄存器值。FPGA的編程方式采用硬件描述語(yǔ)言對(duì)硬件電路進(jìn)行行為描述、寄存器傳輸描述或者結(jié)構(gòu)化描述,實(shí)際是使用軟件的方式實(shí)現(xiàn)硬件電路。

2.2 信號(hào)采集調(diào)理模塊設(shè)計(jì)

在設(shè)備的實(shí)際運(yùn)行現(xiàn)場(chǎng),會(huì)受到一定的電磁干擾導(dǎo)致采集到的信號(hào)與實(shí)際不一致。主要來(lái)自?xún)煞矫娴碾姶鸥蓴_:一方面,現(xiàn)場(chǎng)中工作的電力設(shè)備會(huì)產(chǎn)生較強(qiáng)的電磁干擾,這是工作于電力系統(tǒng)中的電磁裝置通常要避免的噪聲干擾;另一方面,直流系統(tǒng)的噪聲主要來(lái)源于整流波形的紋波[17,18]。因此,采用硬件低通濾波器和軟件濾波,可以有效屏蔽干擾。不僅如此,采取硬件低通濾波器可以防止軟件濾波的頻譜混疊的現(xiàn)象[19]。

有源濾波器采用有源放大器,不僅可以補(bǔ)充無(wú)源網(wǎng)絡(luò)中的能量損耗,還可以根據(jù)要求提高信號(hào)的輸出功率,且具有體積小、精度高、性能穩(wěn)定、易于調(diào)試等特點(diǎn),同時(shí)由于運(yùn)放具有高輸入阻抗和低輸出阻抗,多級(jí)相連時(shí)互相影響很小,可以用低階濾波器級(jí)聯(lián)的方法構(gòu)成高階濾波器,且負(fù)載效應(yīng)不明顯[20]。

為了保證由傳感器取得的信號(hào)不被衰減而真實(shí)反應(yīng)直流系統(tǒng)中流過(guò)電流情況,信號(hào)檢測(cè)調(diào)理電路的輸入阻抗應(yīng)足夠大,因而在硬件濾波模塊中采用輸入阻抗大的單倍增益低通濾波器[21]。

完成模擬信號(hào)采集之后,需要對(duì)信號(hào)進(jìn)行調(diào)理轉(zhuǎn)換[22]。由于直流系統(tǒng)發(fā)生短路故障后,電流上升率大,為了滿(mǎn)足故障電流快速識(shí)別的需求,數(shù)模轉(zhuǎn)換調(diào)理電路也需要盡量快速、準(zhǔn)確的將傳感器采集的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)送給主控模塊,便于核心處理器進(jìn)行短路故障識(shí)別;另一方面,在故障識(shí)別時(shí)計(jì)算上升率的過(guò)程中可能產(chǎn)生負(fù)值。這兩方面就要求模數(shù)轉(zhuǎn)換模塊采樣速率快,分辨率高,能夠雙極性輸入。采樣電路基于成熟的采樣模塊進(jìn)行開(kāi)發(fā),提高整體裝置的可靠性和穩(wěn)定性。

3 裝置軟件開(kāi)發(fā)

在傳統(tǒng)簡(jiǎn)單的裝置模塊開(kāi)發(fā)中,通常采用自頂向下(Top_Down)的設(shè)計(jì)思想作為主導(dǎo)。但是對(duì)于比較底層的設(shè)計(jì)層次,需要用電路邏輯實(shí)現(xiàn)行為級(jí)描述。這時(shí)對(duì)開(kāi)發(fā)過(guò)程的細(xì)節(jié)要求較高較為復(fù)雜,具體電路的設(shè)計(jì)是自底層逐級(jí)向上層來(lái)實(shí)現(xiàn)的。模塊的編譯和測(cè)試流程如圖5所示。

圖5 模塊的編譯和測(cè)試流程

FPGA作為短路電流識(shí)別裝置中的核心器件,需要實(shí)現(xiàn)對(duì)短路電流快速識(shí)別、開(kāi)斷控制和雙CPU通信,其功能模塊可劃分為AD采集控制模塊、FIR數(shù)字濾波模塊、DDL保護(hù)算法模塊、與AVR通信模塊及觸發(fā)信號(hào)邏輯控制模塊。根據(jù)數(shù)據(jù)流向,FPGA實(shí)現(xiàn)框圖如圖6所示。

圖6 FPGA實(shí)現(xiàn)框圖

基于FPGA的數(shù)字濾波器也是裝置的關(guān)鍵功能模塊。FIR數(shù)字濾波模塊能夠?yàn)V除直流電流系統(tǒng)中的整流紋波,為DDL保護(hù)算法提供無(wú)干擾的電流信號(hào)。

串行結(jié)構(gòu)和并行結(jié)構(gòu)是FPGA實(shí)現(xiàn)直接型FIR數(shù)字濾波器的兩種方法[23]。串行結(jié)構(gòu)是由一個(gè)乘法器和一個(gè)加法器組成,串行方式的優(yōu)點(diǎn)在于結(jié)構(gòu)簡(jiǎn)單,占用的資源少,缺點(diǎn)則是處理速度慢,因此難以滿(mǎn)足直流電網(wǎng)故障電流識(shí)別的快速性要求。相反,并行結(jié)構(gòu)是將具有對(duì)稱(chēng)系數(shù)的輸入數(shù)據(jù)相加,采用多個(gè)乘法器并行實(shí)現(xiàn)系數(shù)與數(shù)據(jù)的乘法運(yùn)算,并將乘積結(jié)果相加輸出,可以在一個(gè)周期內(nèi)完成一次濾波,并行流水線FIR數(shù)字濾波器的結(jié)構(gòu)如圖7所示。這種結(jié)構(gòu)的優(yōu)點(diǎn)在于運(yùn)算速度快,雖然占用的FPGA片上資源較多,但是考慮到直流系統(tǒng)控制保護(hù)對(duì)時(shí)間的要求,并行結(jié)構(gòu)在直流檢測(cè)中具有明顯的優(yōu)勢(shì)。由于FPGA內(nèi)部包含大量乘法器,可以保證高系統(tǒng)時(shí)鐘的優(yōu)勢(shì),因此用FPGA實(shí)現(xiàn)并行FIR濾波算法能夠滿(mǎn)足快速瞬變信號(hào)對(duì)處理,FIR數(shù)字濾波器設(shè)計(jì)的基本流程如圖8所示。

圖7 并行流水線FIR數(shù)字濾波器的結(jié)構(gòu)

圖8 FIR數(shù)字濾波器設(shè)計(jì)的基本流程

AVR處理器采用實(shí)時(shí)多任務(wù)思想進(jìn)行設(shè)計(jì)開(kāi)發(fā),每一個(gè)硬件功能模塊都有相應(yīng)的軟件設(shè)計(jì)模塊與之相對(duì)應(yīng),主要包括以下幾個(gè)模塊:系統(tǒng)初始化任務(wù)模塊、與FPGA通信任務(wù)模塊、上下位機(jī)通信任務(wù)模塊、人機(jī)交互任務(wù)模塊。FPGA通信任務(wù)分為單片機(jī)讀取數(shù)據(jù)任務(wù)和單片機(jī)寫(xiě)入數(shù)據(jù)任務(wù),上下位機(jī)通信任務(wù)分為下位機(jī)主動(dòng)上傳數(shù)據(jù)任務(wù)和上位機(jī)召喚上傳數(shù)據(jù)任務(wù),人機(jī)交互任務(wù)分為液晶顯示任務(wù)和鍵碼回傳任務(wù),其中,單片機(jī)讀取數(shù)據(jù)任務(wù)、上位機(jī)召喚上傳數(shù)據(jù)任務(wù)和鍵碼回傳任務(wù)由中斷設(shè)置。主程序流程如圖9所示。

圖9 主程序流程

4 裝置測(cè)試與結(jié)果分析

4.1 FIR數(shù)字濾波器的驗(yàn)證

對(duì)所設(shè)計(jì)的基于FPGA的FIR數(shù)字濾波器進(jìn)行功能性驗(yàn)證。利用直流回路模擬短路故障電流,電流信號(hào)由開(kāi)環(huán)霍爾傳感器CS10000HB進(jìn)行采集,原始信號(hào)時(shí)域曲線如圖10所示。

圖10 原始信號(hào)時(shí)域曲線

在MODELSIM中進(jìn)行仿真,模擬FPGA處理過(guò)程,對(duì)FIR數(shù)字濾波器進(jìn)行分析,將原始信號(hào)進(jìn)行濾波處理。同時(shí),在MATLAB中進(jìn)行同樣處理形成對(duì)照驗(yàn)證,數(shù)字濾波器結(jié)果對(duì)比如圖11所示。由圖11可見(jiàn),驗(yàn)證了基于FPGA所實(shí)現(xiàn)的FIR數(shù)字濾波器的準(zhǔn)確性。

圖11 數(shù)字濾波器結(jié)果對(duì)比

4.2 裝置可行性驗(yàn)證

對(duì)短路電流識(shí)別裝置進(jìn)行了故障實(shí)驗(yàn)驗(yàn)證,裝置功能測(cè)試實(shí)驗(yàn)原理圖和實(shí)物圖如圖12所示。系統(tǒng)電壓采用250 V,實(shí)驗(yàn)電流為3 000～6 000 A。電流信號(hào)傳感器采用開(kāi)環(huán)霍爾電流傳感器CS10000HB,量程為10 000 A/4 V,供電電壓為±15 V。在實(shí)驗(yàn)中,通過(guò)改變實(shí)驗(yàn)回路的阻抗,來(lái)模擬不同上升率和幅值情況的短路故障電流。

圖12 裝置功能測(cè)試實(shí)驗(yàn)原理圖和實(shí)物圖

裝置的故障快速識(shí)別功能,其核心算法采用了基于DDL的短路電流識(shí)別算法,分為DDL+ΔI

保護(hù)和DDL+ΔT保護(hù)。因此,在上述實(shí)驗(yàn)條件的基礎(chǔ)上,分別對(duì)兩種保護(hù)進(jìn)行功能性驗(yàn)證。

在DDL+ΔI保護(hù)測(cè)試中,分別設(shè)定DDL+ΔI保護(hù)和DDL+ΔT保護(hù)中的整定值電流上升率E與F、電流幅值Imax與延時(shí)時(shí)間tImax和電流幅值Imin與延時(shí)時(shí)間Tmax,改變被檢測(cè)電流信號(hào)幅值來(lái)模擬不同上升率和幅值的短路電流情況,使得被檢測(cè)電流始終不滿(mǎn)足DDL+ΔT保護(hù)的整定值,驗(yàn)證DDL+ΔI保護(hù)能否準(zhǔn)確動(dòng)作。而在DDL+ΔT保護(hù)測(cè)試中,設(shè)定參數(shù)使得被檢測(cè)電流始終不滿(mǎn)足DDL+ΔI保護(hù)的整定值,驗(yàn)證DDL+ΔT保護(hù)能否準(zhǔn)確動(dòng)作。保護(hù)實(shí)驗(yàn)參數(shù)如表1所示。DDL+ΔI和DDL+ΔT保護(hù)測(cè)試結(jié)果分別如圖13、圖14所示。

圖13 DDL+ΔI保護(hù)測(cè)試結(jié)果

圖14 DDL+ΔT保護(hù)測(cè)試結(jié)果

表1 保護(hù)實(shí)驗(yàn)參數(shù)

可以看出,當(dāng)系統(tǒng)中通過(guò)的電流符合基于DDL的短路電流識(shí)別的判別條件時(shí),短路電流識(shí)別與開(kāi)斷控制裝置能夠準(zhǔn)確發(fā)出動(dòng)作信號(hào);當(dāng)電流不滿(mǎn)足其判別條件時(shí),短路電流快速識(shí)別裝置不會(huì)發(fā)出動(dòng)作信號(hào),沒(méi)有發(fā)生誤判斷和誤操作。

針對(duì)現(xiàn)有保護(hù)方案進(jìn)行進(jìn)一步深入研究,保護(hù)方案對(duì)比如表2所示。行波保護(hù)更適用于長(zhǎng)距離輸電線路保護(hù),且對(duì)信號(hào)處理設(shè)備要求高,在工程使用中具有一定局限性;差動(dòng)保護(hù)依托通信設(shè)備進(jìn)行信號(hào)傳輸,在動(dòng)作速度上具有一定劣勢(shì),且設(shè)備成本較高,不適合在直流配電網(wǎng)絡(luò)中大規(guī)模使用。本文基于DDL算法短路電流快速識(shí)別裝置,一方面采用電流上升率di/dt保護(hù)和電流增量ΔI相結(jié)合,彌補(bǔ)了單一電氣量幅值保護(hù)的選擇性差問(wèn)題,另一方面在硬件結(jié)構(gòu)上針對(duì)AVR測(cè)控單元及通信電路進(jìn)行優(yōu)化,在提高通信速度和采樣頻率的同時(shí),降低信號(hào)干擾。同時(shí),采用就地保護(hù)方案,不需要長(zhǎng)距離通信設(shè)備,進(jìn)一步降低成本,提高保護(hù)速度。

表2 保護(hù)方案對(duì)比分析

5 結(jié) 語(yǔ)

本文設(shè)計(jì)了面向中壓直流系統(tǒng)短路電流識(shí)別裝置,從硬件和軟件上實(shí)現(xiàn)了設(shè)計(jì)要求并驗(yàn)證了裝置快速識(shí)別短路電流功能。該裝置能夠?qū)崿F(xiàn)對(duì)中壓直流斷路器主回路電流的實(shí)時(shí)監(jiān)測(cè),并結(jié)合直流牽引系統(tǒng)中常用的DDL保護(hù)算法進(jìn)行短路故障快速識(shí)別,提高直流系統(tǒng)運(yùn)行的安全性與可靠性。