基于Multisim的數(shù)字鐘電路設(shè)計(jì)

孫孟雯 陳影 張淼 范毅軍 胡云朋

（陸軍軍事交通學(xué)院 天津市 300130）

電子計(jì)數(shù)器是一種計(jì)算輸入脈沖的時(shí)序邏輯網(wǎng)絡(luò)，被計(jì)數(shù)的輸入信號(hào)就是時(shí)序網(wǎng)絡(luò)的時(shí)鐘脈沖，除計(jì)數(shù)功能外，其還可以完成其它特定的邏輯功能，如測(cè)量、定時(shí)控制、數(shù)字運(yùn)算等等，在很多電子設(shè)備中都有廣泛應(yīng)用，如轉(zhuǎn)速測(cè)量顯示電路，數(shù)字電子鐘等。

隨著數(shù)字化的信息技術(shù)大潮，電子技術(shù)獲得了飛速發(fā)展。在計(jì)算機(jī)技術(shù)的推動(dòng)下，電子系統(tǒng)設(shè)計(jì)所采用的技術(shù)越來(lái)越先進(jìn)，同時(shí)也使電工電子技術(shù)進(jìn)一步得到提高。這其中，融合了計(jì)算數(shù)學(xué)，優(yōu)化理論等多學(xué)科精髓發(fā)展起來(lái)的電子設(shè)計(jì)自動(dòng)化即EDA 技術(shù)，是現(xiàn)代電子設(shè)計(jì)技術(shù)不可或缺的部分。依托強(qiáng)大的電子計(jì)算機(jī)性能，通過(guò)虛擬的電工元器件，虛擬電子與電工儀器和儀表，實(shí)現(xiàn)了電路的編譯，化簡(jiǎn)，優(yōu)化和仿真等工作，簡(jiǎn)化了設(shè)計(jì)流程，提高了效率。

在眾多EDA 軟件中，Multisim 以其豐富的元器件庫(kù)，迅捷的仿真，分析等功能，獲得了廣泛使用。在傳統(tǒng)的學(xué)習(xí)環(huán)境中，受限于場(chǎng)地和設(shè)備等因素，很多實(shí)驗(yàn)無(wú)法進(jìn)行，利用仿真軟件和第三方元器件庫(kù)，則可以極大地降低學(xué)習(xí)成本和實(shí)驗(yàn)難度，使電路設(shè)計(jì)和驗(yàn)證順利展開(kāi)。

本文基于集成計(jì)數(shù)器設(shè)計(jì)數(shù)字鐘電路，針對(duì)不同電路要求，提出了不同設(shè)計(jì)方案，進(jìn)行了討論，利用Multisim 仿真軟件，通過(guò)調(diào)整電路參數(shù)觀察電路仿真結(jié)果，驗(yàn)證電路原理，同時(shí)也直觀的了解不同設(shè)計(jì)方案的現(xiàn)象和影響。

1 集成計(jì)數(shù)器功能介紹

本文討論“時(shí)-分-秒數(shù)字鐘電路”的設(shè)計(jì)和仿真，電路由時(shí)個(gè)位和時(shí)十位計(jì)數(shù)器，分個(gè)位和分十位計(jì)數(shù)器，秒個(gè)位和秒十位計(jì)數(shù)器構(gòu)成。其中“時(shí)”計(jì)數(shù)器為24 進(jìn)制，“分”和“秒”計(jì)數(shù)器均為60 進(jìn)制。電路采用74LS161 集成計(jì)數(shù)器來(lái)實(shí)現(xiàn)計(jì)數(shù)單元的功能。

74LS161 芯片是具有異步清0、置數(shù)、計(jì)數(shù)和保持等功能的4 位同步二進(jìn)制加法計(jì)數(shù)器，常見(jiàn)封裝方式為雙排插件式。圖1 標(biāo)示出了其引腳排列。

圖1 ：74LS161 引腳圖

由表1 可知74LS161 有如下功能：

表1 ：74LS161 功能表

2 計(jì)數(shù)器實(shí)現(xiàn)途徑

分（秒）計(jì)數(shù)器為六十進(jìn)制，其實(shí)現(xiàn)的計(jì)數(shù)循環(huán)是00 →01 →…→59 →00，即當(dāng)數(shù)字鐘計(jì)數(shù)到23 時(shí)59 分59秒時(shí)，在下一個(gè)CP 脈沖來(lái)臨時(shí)，數(shù)字鐘置零重新計(jì)時(shí)。時(shí)計(jì)數(shù)器為二十四進(jìn)制計(jì)數(shù)，其計(jì)數(shù)規(guī)律是00 →01 →…→23 →00。74LS161 芯片可以使用“異步清零法”和“同步置數(shù)法”兩種方法實(shí)現(xiàn)上述循環(huán)。

2.1 清零方式

2.1.1 異步清零法

圖2 ：異步清零法電路原理圖

圖3 ：異步清零法狀態(tài)圖

2.1.2 同步置數(shù)法

圖4 ：同步置數(shù)法電路原理圖

圖5 ：同步置數(shù)法狀態(tài)圖

2.2 級(jí)聯(lián)方式

無(wú)論是時(shí)還是分秒計(jì)數(shù)器，可以按照一定方式，把多個(gè)計(jì)數(shù)器連接起來(lái)，從而增加計(jì)數(shù)的范圍，將小進(jìn)制計(jì)數(shù)器級(jí)聯(lián)為大進(jìn)制計(jì)數(shù)器。采用兩片74LS161 級(jí)聯(lián)實(shí)現(xiàn)個(gè)位和十位的計(jì)數(shù)，其個(gè)位和十位均接成十進(jìn)制計(jì)數(shù)器，再通過(guò)前述清零法或者置數(shù)法跳過(guò)多余的狀態(tài)，形成24/60 進(jìn)制計(jì)數(shù)器。這種設(shè)計(jì)方法比較簡(jiǎn)潔，連線較少，且在實(shí)際操作時(shí)具有更多的靈活性與多樣性。

2.2.1 串行級(jí)聯(lián)

串行級(jí)聯(lián)，即“個(gè)位”計(jì)數(shù)器連接外部CP脈沖信號(hào)；而“十位”計(jì)數(shù)器不連接外部CP 脈沖，而是將“個(gè)位”計(jì)數(shù)器的某些信號(hào)，作為自己的CP 脈沖。

以60 進(jìn)制計(jì)數(shù)器為例，低位計(jì)數(shù)器的進(jìn)位信號(hào)經(jīng)非門(mén)譯碼后作為高位計(jì)數(shù)器的時(shí)鐘脈沖信號(hào)。個(gè)位每十次計(jì)數(shù)后重新計(jì)數(shù)，且十位計(jì)數(shù)器需計(jì)數(shù)一次，十位的脈沖信號(hào)需要由個(gè)位計(jì)數(shù)器提供。將低位計(jì)數(shù)器的Q和Q經(jīng)過(guò)一個(gè)二輸入的與非門(mén)，送入“十位”計(jì)數(shù)器的CP 端。當(dāng)個(gè)位計(jì)數(shù)器的輸出QQQQ=1001 時(shí)，十位計(jì)數(shù)器CP 端為低電平，下一個(gè)狀態(tài)，個(gè)位計(jì)數(shù)器的輸出QQQQ=1010，十位計(jì)數(shù)器CP 端為高電平，CP 端由低電平變?yōu)楦唠娖剑霈F(xiàn)了上升沿信號(hào)，十位計(jì)數(shù)器進(jìn)入計(jì)數(shù)狀態(tài)（十位計(jì)數(shù)器的CT，CT始終連接高電平），計(jì)數(shù)一次。60進(jìn)制電路原理圖如圖6所示。

圖6 ：60 進(jìn)制電路原理圖

2.2.2 并行級(jí)聯(lián)

并行級(jí)聯(lián)，即外部時(shí)鐘信號(hào)，同時(shí)連接“個(gè)位”計(jì)數(shù)器CP 端和“十位”計(jì)數(shù)器的CP 端。以24 進(jìn)制計(jì)數(shù)器為例，每次CP 脈沖來(lái)臨，個(gè)位計(jì)數(shù)器計(jì)數(shù)一次，如果依然如上述串行級(jí)聯(lián)接法，十位計(jì)數(shù)器的CT，CT始終連接高電平，那么十位也將在每次CP 脈沖信號(hào)來(lái)臨時(shí)計(jì)數(shù)一次，不符合功能要求。為了避免此問(wèn)題，十位的CT，CT連接個(gè)位計(jì)數(shù)器的Q和Q端，當(dāng)個(gè)位計(jì)數(shù)器的Q和Q端同時(shí)為1，即個(gè)位到達(dá)QQQQ=1001 狀態(tài)時(shí)，CT=CT=1，十位計(jì)數(shù)器計(jì)數(shù)一次。24 進(jìn)制電路原理圖如圖7 所示。

圖7 ：24 進(jìn)制電路原理圖

3 電路仿真

前文介紹了計(jì)數(shù)器的循環(huán)方法，以及各計(jì)數(shù)器間的級(jí)聯(lián)方式。為了驗(yàn)證電路設(shè)計(jì)方案的可行性，使用EDA 軟件Multisim 進(jìn)行仿真，配合使用74LS248 芯片，一種有著內(nèi)部上拉電阻、帶BCD 輸入的4 線七段顯示譯碼器，線路結(jié)構(gòu)型式為54/74LS248，其輸出為高電平有效，因此對(duì)應(yīng)的半導(dǎo)體數(shù)碼管應(yīng)為共陰極。將74LS161 的輸出端分別與譯碼顯示器的輸入端相連，之后連接數(shù)碼管顯示計(jì)數(shù)結(jié)果。

按照模塊化設(shè)計(jì)思想，分別連接“時(shí)”、“分”和“秒”計(jì)數(shù)器模塊。如圖8 所示，六十進(jìn)制“分”/“秒”計(jì)數(shù)器，其中高位計(jì)數(shù)器使用QQQQ=0101 進(jìn)行置數(shù)循環(huán)，個(gè)位計(jì)數(shù)器使用QQQQ=1010 進(jìn)行清零循環(huán)，兩個(gè)計(jì)數(shù)器使用串行的方式進(jìn)行級(jí)聯(lián)，高位進(jìn)行置數(shù)操作時(shí)，需要低位計(jì)數(shù)器的Q和Q端進(jìn)行“與非”運(yùn)算，其結(jié)果作為高位的CP 脈沖信號(hào)。這樣，當(dāng)?shù)臀挥?jì)數(shù)器QQQQ=1001 且高位計(jì)數(shù)器QQQQ=0101 時(shí)，等待外部下一個(gè)CP 脈沖來(lái)臨，低位計(jì)數(shù)器QQQQ=1010，高位計(jì)數(shù)器CP 脈沖有效，進(jìn)行置數(shù)為0000 操作。

圖8 ：六十進(jìn)制計(jì)數(shù)器

圖9 ：二十四進(jìn)制計(jì)數(shù)器

4 總結(jié)

使用集成計(jì)數(shù)器進(jìn)行任意進(jìn)制計(jì)數(shù)器設(shè)計(jì)時(shí)，需要注意清零，置數(shù)和級(jí)聯(lián)方案的選取。使用Multisim 仿真軟件，可以直觀地觀察電路運(yùn)行結(jié)果，通過(guò)不斷的測(cè)試和調(diào)整，可以驗(yàn)證方案的正確性，便于及時(shí)發(fā)現(xiàn)，修改錯(cuò)誤，簡(jiǎn)化實(shí)驗(yàn)步驟和難度。在實(shí)際電路的設(shè)計(jì)中，也要注意芯片的選擇。不同的芯片參數(shù)會(huì)導(dǎo)致不同的結(jié)果。因此，在使用集成計(jì)數(shù)器設(shè)計(jì)任意二進(jìn)制計(jì)數(shù)器時(shí)，需要結(jié)合電路要求，根據(jù)電路的實(shí)際應(yīng)用選擇器件類型，采用合適的連接方式。