一種Buck型DC-DC變換器的快速響應設計

張湘映，劉文政，趙 赟，李 旭，王德恒

(中國船舶集團有限公司第八研究院，江蘇 揚州 225101)

0 引 言

近年來，采用數(shù)字方式控制的電源由于其可編程性以及可靠性等優(yōu)勢受到了市場的青睞。然而，數(shù)字控制方式相較傳統(tǒng)模擬控制方式增加的模/數(shù)、數(shù)/模轉(zhuǎn)換部分導致其系統(tǒng)難以企及模擬系統(tǒng)的及時性。因此，為使數(shù)字控制電源的優(yōu)越性得到最大化彰顯，本文以比例積分微分(PID)控制模塊為基礎，采用自適應PID、融入非線性思想的PID控制算法對其進行改進，從而提升系統(tǒng)的動態(tài)響應。通過這3種算法的對比，選擇最適算法，并對其進行硬件實現(xiàn)。

1 Buck型DC-DC開關(guān)電源拓撲

Buck型DC-DC電路包括：主拓撲模塊、模/數(shù)轉(zhuǎn)換(ADC)模塊、數(shù)字脈寬調(diào)制(DPWM)模塊以及補償模塊構(gòu)成。其中主拓撲模塊如圖1所示。

圖1 Buck型DC-DC開關(guān)電源拓撲

其基本工作原理如下：

當作用于開關(guān)管M的驅(qū)動信號使其導通時，二極管 D反偏，此時該路不導通。該模式下負載R兩端的電壓由電源提供，此時電感的電壓電流表現(xiàn)為如下關(guān)系：

(1)

當開關(guān)管M表現(xiàn)為截止狀態(tài)時，續(xù)流二極管D正偏呈導通態(tài)，電感能量借助其傳送至負載R，同時當作用于負載R的壓降小于電容C的壓降時，電容C亦向負載R傳送能量。

系統(tǒng)在平衡狀態(tài)下，忽略器件內(nèi)阻等因素時的負載輸出電壓為：

(2)

式中：恒小于1，即恒小于，因此Buck型開關(guān)拓撲也可稱為降壓式開關(guān)電路。

2 數(shù)字DC-DC電路的設計與驗證

2.1 基于原始PID控制的數(shù)字DC-DC電路的設計與驗證

Matlab/Simulink平臺搭建的Buck型DC-DC電路模型如圖2所示。其模型由主拓撲模塊、ADC模塊、DPWM模塊以及補償反饋模塊組成。

圖2 數(shù)字PID控制的Buck型DC-DC電路的Matlab/Simulink模型

PID模塊編寫的核心為PID補償器的公式：

(3)

本次搭建模型的采樣時間設置為1 μs；輸出電壓取值為(1)×1 000；PID補償器的公式中誤差信號表示為-，定義為參考電壓值相較實際輸出電壓值的差值。

圖3為PID補償系統(tǒng)的原理框圖，其利用實際輸出的電壓值與基準值的差值通過PID運算生成控制量()，從而實現(xiàn)對被控量的控制。理想情況下連續(xù)時間PID控制器可用下式表示：

圖3 PID控制系統(tǒng)原理框圖

(4)

式中：為比例系數(shù)；、分別表示積分、微分時間常數(shù)；()為實際輸出信號與參考信號的差值。

2.2 引入自適應的PID控制

自適應PID的控制方程為：

()=(-1)+(+)[()-(-1)]+

(+)()+(+)[()-

2(-1)+(-2)]

(5)

式中：、、穩(wěn)態(tài)時的值為0；瞬態(tài)時這三者的值由2.1節(jié)所述誤差信號決定。

、、的值隨誤差信號的改變而自適應地變化。圖4為其實現(xiàn)的原理框圖。

圖4 自適應PID補償器框圖

、、3個參數(shù)值的判定公式如下：

(6)

(7)

(8)

式中：|()|表示當前狀態(tài)下誤差信號的絕對值；||表示閾值電壓的絕對值；||表示誤差電壓的峰值的絕對值；Δ、Δ分別表示上升沿瞬態(tài)時、的值;Δ、Δ分別表示過渡瞬態(tài)時，的值;Δ表示過渡瞬態(tài)、上升沿瞬態(tài)時的值。

2.3 基于改進PID控制的數(shù)字DC-DC電路的設計與驗證

fal函數(shù)是對“大誤差，小增益；小誤差，大增益”的數(shù)學擬合，它具有快速收斂性，因此是一種常見的非線性反饋結(jié)構(gòu)，兼具良好的魯棒性和適應性。其表達式如下：

(9)

式中：表示線性區(qū)間段的長度；可理解為fal函數(shù)的非線性度，其值取0～1間的某一常數(shù)；表示輸入誤差。

結(jié)合fal函數(shù)后的PID控制器的形式如下：

=fal(,,)+

fal(,,)+fal(,,)

(10)

式中：為誤差信號；、、分別為PID控制模塊的各增益參數(shù)。

其控制器結(jié)構(gòu)圖及其對應電路框圖如圖5、圖6所示。

圖5 fal-PID控制器結(jié)構(gòu)圖

圖6 fal-PID控制電路框圖

2.4 3種PID控制的數(shù)字DC-DC電路的仿真結(jié)果對比

圖7～圖9所示分別為基礎PID、引入自適應思想的PID、引入fal后函數(shù)的PID對應電路在負載突變時的輸出電壓曲線。為便于比較，設置統(tǒng)一的仿真時間6 ms，在5 ms時，負載電流由0.12 mA突變?yōu)?.24 mA。

圖7 基礎PID負載突變的輸出電壓曲線圖

圖8 自適應PID負載突變的輸出電壓曲線圖

圖9 引入fal函數(shù)的PID負載突變的輸出電壓曲線圖

綜合所得輸出曲線圖的結(jié)果，結(jié)合了fal函數(shù)這一非線性控制方法的PID控制器具有簡便、構(gòu)造效率高等眾多優(yōu)點，且其輸出能達到更佳的動態(tài)性能。同時，與2.2節(jié)所述自適應PID結(jié)構(gòu)相比，算法上更加簡潔，而其結(jié)果也更佳。

圖10 3種輸出電壓曲線圖對比

為更加直觀地觀察自適應PID與引入fal的PID在負載突變時的輸出結(jié)果，取5～6 ms這一區(qū)間，將圖8和圖9在5 ms負載突變時(即圖中圈出部分)的結(jié)果放大，如圖11和圖12所示。

圖11 自適應PID負載突變的輸出電壓放大曲線圖

圖12 引入fal函數(shù)的PID負載突變的輸出電壓放大曲線圖

表1將這3種PID控制下的輸出電壓的主要指標進行了對比。由表格內(nèi)容可見，相較前2種算法，fal-PID控制在系統(tǒng)啟動時的響應時間分別縮短了50%和33%，在負載突變時的響應時間分別縮短了78%和50%。

表1 3種PID算法對應輸出電壓主要指標

3 Buck型DC-DC電路在FPGA上的實現(xiàn)

本次測試的輸入電壓設為5V，期望的輸出電壓為1.8 V。得到的輸出結(jié)果如圖13所示。

圖13 示波器輸出電壓

為研究其負載突變時的動態(tài)響應性能，在某一時刻將原10 Ω電阻突變?yōu)? Ω，并在另一時刻再突變?yōu)?0 Ω，其對應輸出波形如圖14所示。

圖14 負載突變波形

如圖14所示波形，電阻在突變?yōu)? Ω以及突變回原始阻值時，都表現(xiàn)出了良好的動態(tài)響應性能。在某時刻對其負載進行改變時，負載電流由100 mA增至300 mA，對應的正負電壓階躍最大僅為80 mV左右，約為輸出電壓值的4.7%，其瞬態(tài)響應時間也僅為150 μs左右，負載調(diào)整率為40 μV/mA。本次實驗結(jié)果基本符合預期。

4 結(jié)束語

本文對Buck型DC-DC電路進行了介紹，并就其中的動態(tài)響應性能進行分析。為進一步驗證，基于Simulink平臺對Buck型開關(guān)變換器的各模塊進行搭建、仿真，并針對輸出電壓的動態(tài)性能就PID模塊進行改進并進行系統(tǒng)仿真，對比改進前后的輸出電壓波形，驗證改進后的系統(tǒng)具有更佳的動態(tài)響應性能。最后，基于現(xiàn)場可編程門陣列(FPGA)平臺對其中最優(yōu)算法的Buck型開關(guān)變換器進行搭建，并進行了硬件實測驗證。