基于FPGA的三維閃電探測儀電路系統(tǒng)設(shè)計

李 力, 彭 軍, 藍(lán)天飛, 甘少明

(1. 湖北省氣象信息與技術(shù)保障中心, 武漢 430074； 2. 十堰市氣象局, 湖北 十堰 442011)

閃電定位探測在閃電研究、 監(jiān)測與防護(hù)領(lǐng)域處于核心地位, 開展閃電定位探測設(shè)備研發(fā)與數(shù)據(jù)應(yīng)用可有效減少閃電災(zāi)害對人們生命財產(chǎn)造成的損失[1-2]. 傳統(tǒng)的二維閃電探測系統(tǒng)[3-4]只能監(jiān)測云地閃電, 不能監(jiān)測云中閃電； 只能二維定位, 無法探測閃電高度與三維定位. 此外, 二維閃電探測儀鑒別閃電信號波形速度較慢且不準(zhǔn)確, 探測數(shù)據(jù)受元器件老化影響而發(fā)生變化; 設(shè)計使用四塊線路板, 元器件數(shù)量較多, 集成度較低、 可靠性較差、 升級空間較小, 只能選用線性電源工作, 對供電穩(wěn)定性要求嚴(yán)格. 文獻(xiàn)[5]利用三維閃電監(jiān)測網(wǎng)LINET探測云地閃電和云閃電, 使定位誤差小于150 m的概率接近50%; 文獻(xiàn)[6]開發(fā)出可更精準(zhǔn)監(jiān)測放電軌跡的閃電成像陣列, 定位數(shù)據(jù)質(zhì)量顯著提高. 但國外的探測設(shè)備硬件設(shè)計均相對復(fù)雜, 與國內(nèi)三維閃電定位數(shù)據(jù)處理中心等軟件系統(tǒng)不完全兼容, 且成本較高[7].

針對二維閃電探測儀開發(fā)和使用中出現(xiàn)的問題, 結(jié)合IMPACT-ESC系統(tǒng)結(jié)構(gòu)、 LINET三維定位技術(shù)和波形鑒別技術(shù)的特點(diǎn), 用超大規(guī)?，F(xiàn)場可編程門陣列(FPGA)、 片上可編程系統(tǒng)與現(xiàn)代電子表面貼裝工藝等技術(shù)研制抗干擾的三維閃電探測儀[8]. 本文研究探測儀電路與系統(tǒng)組成、 正交環(huán)天線設(shè)計、 信道與信號處理及電源模組與轉(zhuǎn)換效率, 以實現(xiàn)波形快速鑒別、 元件高度集成、 設(shè)備功耗較低、 電源適應(yīng)性強(qiáng), 穩(wěn)定可靠的三維閃電探測儀.

1 電路系統(tǒng)組成

三維閃電探測系統(tǒng)由三維閃電探測儀、 定位數(shù)據(jù)處理中心與數(shù)據(jù)庫、 圖形顯示與產(chǎn)品制作子系統(tǒng)組成. 系統(tǒng)利用全球?qū)Ш叫l(wèi)星系統(tǒng)(GNSS)精確測量雷暴(云地閃電、 云閃電)放電生成的甚低頻、 低頻電磁脈沖抵達(dá)時間, 同時使用現(xiàn)代通信網(wǎng)絡(luò)技術(shù)結(jié)合多站探測儀時差定位方法[9-10], 實時測量云地回?fù)簟?云內(nèi)閃電發(fā)生的時間、 平面位置、 高度、 極性、 強(qiáng)度等參數(shù)進(jìn)行閃電探測與三維定位.

三維閃電探測儀電路與系統(tǒng)主要由天線、 信道處理、 數(shù)字信號處理以及電源等部分組成[11-12]. 探測儀前置信道板包含天線接口、 信號前端處理和自檢等模塊. 供電模組采用環(huán)境適應(yīng)能力強(qiáng)的開關(guān)電源, 通過設(shè)計獲取多種電壓. 探測儀電路與系統(tǒng)開發(fā)時運(yùn)用了大量先進(jìn)的前級信號處理方法, 研制低噪聲的電源模組, 減少電路系統(tǒng)背景噪聲, 提高信道增益能力. 信道板使用表面貼裝元器件與多層板設(shè)計理念, 有效減少布線面積以降低外界電磁干擾. 信號前端放大電路使用極低輸入噪聲、 低輸入偏移電壓、 低輸入偏移電流的高性能低噪聲運(yùn)算放大器, 保證天線信號的放大質(zhì)量. 使用Quartus Ⅱ綜合開發(fā)軟件與程控濾波器方法將信道板電源層和數(shù)字連接部分進(jìn)行電磁干擾(EMI)分析, 以減少最終輸出信號的背景噪聲, 將噪聲信號幅值控制在較小范圍[13]. 探測儀應(yīng)用增益切換控制技術(shù), 通過系統(tǒng)軟件與硬件結(jié)合, 使輸出信號幅值的動態(tài)范圍提高至60 dB[14-16].

系統(tǒng)信號處理主板核心部分是FPGA, 使用片上可編程系統(tǒng)在FPGA內(nèi)靈活搭建嵌入式處理器NIOS Ⅱ便于組合總線資源, 增加設(shè)計穩(wěn)定性、 減少硬件復(fù)雜性. 由于FPGA具有豐富的可編程接口和快速的邏輯門電路構(gòu)建能力, 因此系統(tǒng)選擇集成閃電信號處理模塊、 溫度芯片控制模塊、 遠(yuǎn)距離無線電(LORA)和網(wǎng)絡(luò)等通信接口單元、 顯示與存儲管理單元在FPGA內(nèi)部[17-18]. 主板其他組成部分包括FPGA配置芯片、 調(diào)試接口、 靜態(tài)隨機(jī)存取存儲器(SRAM)與FLASH存儲芯片、 GNSS與恒溫晶振、 數(shù)字溫度傳感器、 狀態(tài)顯示單元與信號后端處理模塊等, 三維閃電探測儀電路系統(tǒng)原理如圖1所示.

圖1 系統(tǒng)電路原理框圖Fig.1 Block diagram of system circuit principle

2 接收天線設(shè)計

小環(huán)天線是導(dǎo)體長度小于0.085λ(λ為無線電波波長)的環(huán)形天線, 其接收電磁信號增益最強(qiáng)方向與環(huán)平面垂直, 最弱方向與環(huán)平面平行. 三維閃電探測儀天線選用小環(huán)天線設(shè)計, 接收天線使用正交環(huán)結(jié)構(gòu), 垂直于水平面以辨別方向, 水平極化的饋電端點(diǎn)位于天線底部. 由于環(huán)的導(dǎo)體長度小于0.085λ, 因此接收天線可測得近似8字形狀的電磁輻射信號, 理想的小環(huán)天線Smith圓如圖2所示.

圖2 理想小環(huán)天線Smith圓Fig.2 Smith circle of ideal small loop antenna

探測儀天線是正交多圈調(diào)諧環(huán), 接收信號是環(huán)天線兩端點(diǎn)之間的電壓, 其電壓值

(1)

其中A為環(huán)面積,N為環(huán)圈數(shù),E為射頻場強(qiáng),θ為環(huán)平面與信號源的夾角,λ為工作波長.有效高度指地面上一段垂直導(dǎo)線的高度或長度, 該段導(dǎo)線可傳遞給接收機(jī)相同的電壓值[19], 有效高度h的表達(dá)式為

(2)

根據(jù)式(2)可知, 探測儀正交環(huán)天線的有效高度較小, 即天線可提供給處理電路的信號非常微弱. 探測儀正交環(huán)天線接收信號的頻率小于350 kHz, 被測信號波長均大于1 km, 由于人為制造該波長的電磁波信號非常困難, 因此僅通過理論計算天線實際增益. 正交環(huán)天線獲得較高的信號精度需達(dá)到靜電平衡, 否則由于天線效應(yīng)可能會出現(xiàn)小尺寸、 無方向性的垂直工作狀態(tài). 因此, 探測儀通過加裝屏蔽罩避免天線效應(yīng), 使環(huán)天線更接近理想狀態(tài).

3 信道信號處理

三維閃電探測儀的信道與信號處理系統(tǒng)核心設(shè)計包括信號前端處理、 FPGA處理、 嵌入式中央處理器(CPU)結(jié)構(gòu)等部分.

3.1 信號前端處理設(shè)計

閃電探測儀信道板主要由四部分構(gòu)成： 天線信號低噪聲放大器、 天線自檢控制、 增益控制與信號濾波, 信號前端處理流程如圖3所示. 信道單元的設(shè)計特點(diǎn)如下： 1) 實現(xiàn)增益自動控制, 探測參數(shù)按國家雷電監(jiān)測網(wǎng)要求[20], 處理信號的幅值為-10～+10 V; 2) 電場通道采用工頻濾波和橢圓濾波兩種方式降低噪聲信號, 同時對電場信號E進(jìn)行相位修正, 與磁場信號B的相位保持一致[21]; 3) 使用雙Butterworth高通濾波器檢出電場與磁場信號中的高頻干擾成分[22]; 4) 對磁場信號采用程控濾波方法, 根據(jù)磁場信號的特點(diǎn)設(shè)定濾波方式, 控制信道帶寬, 減少干擾.

圖3 信號前端處理框圖Fig.3 Block diagram of signal front-end processing

3.2 FPGA處理設(shè)計

閃電處理模塊采用FPGA硬件語言編寫, 它集成了AD控制器、 時間同步控制、 數(shù)據(jù)緩存單元、 平滑濾波、 信道控制和閃電處理單元等子模塊. 系統(tǒng)設(shè)計使用超過35 000個數(shù)字邏輯電路基本單元, 利用FPGA構(gòu)建高速數(shù)字接口控制電路、 數(shù)字邏輯判別電路和數(shù)字信號處理單元； 使用高精度GNSS時鐘同步和10 MHz恒溫晶振, 提供計數(shù)時鐘保證時間精確性(精度100 ns)； 使用12 bit分辨率提高采樣數(shù)據(jù)精度； 通過去除背景噪聲減少低噪聲對幅值較小信號分析的影響, 并使用平滑濾波除去高頻干擾, 以準(zhǔn)確確定閃電輸入信號的絕對時間[23], FPGA處理設(shè)計如圖4所示.

圖4 FPGA處理框圖Fig.4 Block diagram of FPGA processing

3.3 嵌入式CPU設(shè)計

NIOS Ⅱ是片上可編程系統(tǒng), 可靈活構(gòu)建CPU. 探測儀系統(tǒng)將內(nèi)存管理、 網(wǎng)絡(luò)通信、 液晶終端顯示、 AD與DA控制的IP核等設(shè)計到CPU內(nèi), 各IP核數(shù)據(jù)通過AVALON總線與嵌入式軟核進(jìn)行交互, 形成滿足系統(tǒng)需求的定制型CPU, 在實際應(yīng)用中具有較大的靈活性和便利性, 系統(tǒng)嵌入式CPU結(jié)構(gòu)設(shè)計如圖5所示.

圖5 CPU結(jié)構(gòu)框圖Fig.5 Block diagram of CPU structure

4 電源設(shè)計實驗

三維閃電探測儀電源需滿足強(qiáng)的電網(wǎng)適應(yīng)能力、 抗干擾能力和自我保護(hù)能力, 并要求低輸出噪聲. 系統(tǒng)電源設(shè)計采用開關(guān)電源, 由于開關(guān)電源噪聲較大(尖峰脈沖噪聲可達(dá)100 mV), 因此消除電源噪聲至關(guān)重要.

4.1 電源模組設(shè)計

合理選擇將正電壓轉(zhuǎn)換成負(fù)電壓的電路拓?fù)漕愋涂捎行Ы档烷_關(guān)電源噪聲. 通過電源模組布線仿真與表面貼裝元器件工藝, 采用共模濾波和EMI噪聲仿真分析, 可使電源紋波噪聲的峰值小于20 mV, 滿足電路系統(tǒng)對電源的性能要求, 電源模組設(shè)計如圖6所示.

圖6 電源模組框圖Fig.6 Block diagram of power module

三維閃電探測儀電源模組設(shè)計優(yōu)點(diǎn)如下：

1) 交流電AC輸入范圍為100～260 V, 電網(wǎng)波動適應(yīng)能力較強(qiáng)；

2) 探測儀運(yùn)行僅需24 V直流輸入電壓, 可支持太陽能蓄電池等其他供電方式；

3) 二次電壓轉(zhuǎn)換使用開關(guān)電源穩(wěn)壓芯片可顯著提高電源效率, 有效降低整機(jī)功耗.

4.2 轉(zhuǎn)換效率實驗

二次電壓轉(zhuǎn)換電路采用美國國家半導(dǎo)體公司的單片集成開關(guān)電源穩(wěn)壓芯片LM2676進(jìn)行開發(fā), 其電壓轉(zhuǎn)換電路設(shè)計如圖7所示.

圖7 正電壓轉(zhuǎn)換電路Fig.7 Positive voltage conversion circuit

LM2676芯片具有較寬的輸入電壓(8～40 V), 低至150 mΩ的開關(guān)導(dǎo)通電阻, 最高可達(dá)3 A的輸出電流. 電源轉(zhuǎn)換效率為

(3)

其中VIN為輸入電壓,VOUT為輸出電壓,VD為Schottky二級管正向?qū)妷?VSW表示DMOS管開關(guān)導(dǎo)通壓降. 根據(jù)式(3)可計算電源二次電壓轉(zhuǎn)換效率, 轉(zhuǎn)換效率實驗結(jié)果如圖8所示. 由圖8可見, 三維閃電探測儀電源輸入電壓為8～40 V, 二次電壓的轉(zhuǎn)換效率大于80%, 最高轉(zhuǎn)換效率達(dá)94%.

圖8 二次電壓轉(zhuǎn)換效率Fig.8 Secondary voltage conversion efficiency

電源輸出電壓與結(jié)溫tJ的關(guān)系如圖9所示. 由圖9可見, 當(dāng)電源輸入電壓為20 V時, 結(jié)溫在-25～+25 ℃內(nèi)的輸出電壓幾乎不變. 實驗結(jié)果表明, 該電源設(shè)計保證了大電流輸出, 并能有效降低發(fā)熱功耗, 從而提高電源穩(wěn)定性.

圖9 輸出電壓與結(jié)溫的關(guān)系Fig.9 Relationship between output voltage and junction temperature

綜上所述, 本文針對傳統(tǒng)二維閃電探測儀只能探測云地閃電和二維定位, 無法測量云中閃電高度與三維定位, 鑒別閃電信號波形速度較慢且不準(zhǔn)確, 數(shù)據(jù)質(zhì)量受元器件老化影響, 且元器件數(shù)量較多、 集成度較低、 可靠性較差、 升級空間較小, 只能用線性電源工作, 供電穩(wěn)定性要求嚴(yán)格等問題, 使用FPGA、 片上可編程系統(tǒng)與現(xiàn)代電子表面貼裝工藝等技術(shù)研發(fā)了三維閃電探測儀. 三維閃電探測儀天線采用正交環(huán)結(jié)構(gòu)并加裝屏蔽罩以提高接收信號精度避免天線效應(yīng)； 前置信道板采用大規(guī)模集成電路、 表面貼裝元器件與多層板設(shè)計, 有效減少布線面積、 降低外界電磁干擾； 信號處理板采用片上可編程系統(tǒng), 在FPGA內(nèi)構(gòu)建嵌入式軟核處理器快速鑒別波形. 供電模組采用環(huán)境適應(yīng)能力強(qiáng)、 電壓轉(zhuǎn)換效率高的開關(guān)電源以獲取多種電壓, 并采用前級信號處理方法, 研制低噪聲電源模組, 減少電路系統(tǒng)背景噪聲, 提高信道增益能力. 設(shè)計提高了信號的處理速度且元器件數(shù)量大幅度減少, 實現(xiàn)了集成化、 低功耗、 性能穩(wěn)定的三維閃電探測儀, 滿足閃電探測和三維定位的實際需求, 為其他探測設(shè)備電路系統(tǒng)研發(fā)提供了參考.