康赟鑫,苑芳,徐翎,張曉曉,陳明玉,雷嘉懿,孫成帥,吳慶宇,林忠海
(1.山東工商學院,山東煙臺,264000;2.青軟創(chuàng)新科技集團股份有限公司,山東青島,266000)
隨著科技水平的日新月異以及亞微米、深亞微米技術的日益發(fā)展,便攜式電子產品和微型電子設備的快速發(fā)展和普及,電流基準源作為模擬集成電路中最重要的部分之一,能廣泛應用于運算放大器、數(shù)模、模數(shù)轉換器以及濾波器等多種集成電路器件中,在實際項目中應用十分廣泛,受到了人們的廣泛關注[3]?;鶞孰娏髟词悄M電路中必不可少的基本部件,高性能的模擬電路必須有高質量、高穩(wěn)定性的電流和電壓偏置電路來支撐,它的性能會直接影響到電路的功耗、電源抑制比、開環(huán)增益、以及溫度等特性[4]。本文針對傳統(tǒng)的電流基準電路因溝道長度調制效應導致的支路電流不一致的問題,設計了一個新穎的電路基準源。有效避免了傳統(tǒng)基準電路因溝道長度調制效應所帶來的支路電流不一致的情況,并提高了電路的輸出阻抗,且溫漂系數(shù)低。
電流基準電路的反饋方式很重要,若電流基準電路一直處于正反饋狀態(tài)則此電路無法正常工作。以傳統(tǒng)的電流基準電路為例詳細分析其內部的反饋方式。如圖1所示,其內部有兩種反饋方式:由M1、M2和M3構成的正反饋方式以及M3、M4和R2構成的負反饋方式。
圖1 傳統(tǒng)電流基準電路
首先分析正反饋方式:接入電源電壓,V1處的電壓升高,由于M1和M2為共源極的連接方式,V1經(jīng)過共源極的放大管M1,電壓變化趨勢是相反的,增益為負值,故V2處電壓降低。M3和R2構成了源極負反饋的電路結構其電路產生的增益也是負值,故V2處的電壓經(jīng)過兩次增益為負、負負得正使得V1處的電壓最終處于升高的狀態(tài)。詳細的增益表達式如下:
其中,β表示環(huán)路增益,mg表示跨導,R表示各器件的等效電阻值。
負反饋的結構由M4、M3和R2構成,其工作原理為:首先M4為放大管,V3處的電壓變大,由于共源極的關系V2處的電壓變小,V2處的電壓降低后,根據(jù)飽和區(qū)電流公式,V3的電壓隨著V2電壓變化而變化,則V3處的電壓降低,達成負反饋關系。具體增益表達式如(3)所示:
比較 1β與 2β可得出 2β大于 1β,此電路是負反饋的工作方式,這就保證了電路結構會自動調節(jié)整體電路的工作狀態(tài),使整個電路能正常工作。但是由于M1和M2為電流鏡關系,理論上說電流鏡的兩條支路的電流應該相等,兩條支路的壓降都應該是過驅動電壓Von,但是由于M2的柵漏極短接,其壓降變?yōu)閂th+Von導致M1和M2的源漏電壓Vds不一致,就會產生溝道長度調制效應,導致兩條支路的電流不一致。一般的解決方法是將MOS管的溝道長度L設置為工藝值的4倍以上。溝道長度L變大了,但器件的電流能力減小了,因此需要按比例增大器件的溝道寬度W[6]。有時我們并不希望改變管子的寬長比,故這就給電路的設計和調整帶來了一定的困難。
基于以上分析,本文在傳統(tǒng)電流基準電路的基礎上,為彌補傳統(tǒng)電流基準電路的不足,設計增加了Cascode電流鏡結構,原理圖如圖2所示。在原有電路的基礎上加了一層MOS管和一個緩沖電阻R5。
圖2 Cascode電流基準電路原理圖
在電源電壓工作過程中,也經(jīng)常會有簡并偏置點的存在。所謂的兼并點就是零點與正常工作點的兩種工作狀態(tài)[5]。此外,需要設計一個啟動電路來使其脫離產生的簡并偏置點,從而使得整體電路進入工作狀態(tài)。圖2左邊部分由R3、M9、M10構成自啟動電路,是根據(jù)需要設計的一種啟動電路。采用電阻與MOS管串聯(lián)的原因在于能夠有效降低電源靈敏度,若采用同類型的元件進行串聯(lián),其所在的分壓電路對電源波動是非常敏感的,若電源波動,則基準電流就會波動導致電路無法正常工作[7]。
在電源剛上電時,電路中所有電壓都為零,當電流流經(jīng)電阻R3后產生一個壓降,隨著電源電壓VDD的不斷上升M9的柵極電壓上升,此時右邊支路的電流為零,則M9的源端電壓為零。M9處于截止狀態(tài)。當M9的柵極電壓超過了自身的閾值電壓Vth時M9導通,則會有一部分電流通過M9從M14的漏端流入使得M13的柵極電壓上升直至M13完全導通,則M13上面部分的管子因電流鏡的關系全部導通,兩支路電流循環(huán)流動起來。隨著電源電壓VDD不斷升高,打破了M9源端電壓為零的情況,M9源端電壓升高直至M9截止。故M9只有在電路上電的瞬間導通,當整個電路完全導通后M9自動關斷截止,此種設計避免了額外功耗的產生,符合當下設計對電路低功耗的要求。
電流基準電路的一個特點是電流與電源電壓VDD的變化無關。圖2的右邊兩條支路的漏電流分別為I1和I2。設計指標為兩支路電流相等,則有如下關系:
兩式子聯(lián)立得:
式中:GSV表示M14管的柵源電壓;14thV表示M14管的閾值電壓;μ為載流子遷移率;Cox為單位柵氧化層面積電容;β表示環(huán)路增益。由上式可以得到,此電路設計的電流與電源電壓VDD無關,不用再關注此電路的電源靈敏度,擺脫了電源波動的影響。此電流源可供給芯片中的許多運算放大器作為其基準電流。
此外,如今的運算放大器對輸出阻抗的要求比較高,本電路設計采用Cascode結構的另一個目的是利用其結構本身具有的高輸出阻抗,此電路的另一個優(yōu)點在于可以根據(jù)實際工程項目的需要繼續(xù)在M8管右側繼續(xù)并聯(lián)支路,與M7~M12構成電流鏡的關系且可以直接作為運算放大器的電流基準源,因其很高的輸出阻抗,運算放大器的放大倍數(shù)會顯著提升。
根據(jù)飽和區(qū)電流公式(7)計算求得M7的寬長比為5/1,M7~M12由于是電流鏡的關系則取寬長比一致。并根據(jù)電路調整其余MOS管的寬長比使基準電路中工作的MOS管都處于飽和區(qū)。需要注意的是不能讓M11與M12進入弱反型區(qū)。
決定支路電流大小的關鍵因素在于電阻R4的阻值,由于電阻R4上的壓降由M14管的柵源電壓VGS決定,利用Cadence Spectre仿真工具掃描為0.53mV,設計支路電流為10μA,則R4的阻值為53k。仿真結果如圖3所示。在電源電壓為1.8V時輸出電流就已經(jīng)達到了設計目標值,電源電壓超過1.8V后輸出電流并沒有波動,能穩(wěn)定輸出電流10μA,體現(xiàn)了與電源無關的特性,提高了電路的穩(wěn)定性。
圖3 輸出電流波形圖
兩支路的輸出電流對比圖如圖4所示,圖4(a)為存在溝道長度調制效應的支路電流圖,可見電流失真明顯。圖4(b)為改進后的支路電流波形圖,電源電壓從0變化到2.5V時,支路的電流并沒有因溝道長度調制效應而發(fā)生波動。此種結構有效的避免了溝道長度調制效應帶來的負面影響,也并不需要將MOS管的寬長比設置為工藝值的4倍以上,對版圖的匹配設計以及整體版圖的布局規(guī)劃有一定的優(yōu)化作用。
圖4 兩支路輸出電流對比圖
另外基準電路的一個重要指標為在寬溫度范圍下的工作穩(wěn)定程度[8]。即溫漂系數(shù),其不僅是衡量基準電壓源輸出電壓隨溫度變化的性能參數(shù),也是衡量基準電流源的一個重要參數(shù),其公式如下:
式中Tc表示基準電流源的溫漂系數(shù);IMAX表示基準電流最大值;IMIN表示基準電流最小值;IMEAN表示基準電流平均值;TMAX和TMIN分別表示溫度的最大值和最小值。經(jīng)Cadence Spectre掃描,在-20℃~120℃的溫度變化范圍內,由式(8)計算得溫漂系數(shù)為133ppm/℃。
由于電路中存在正反饋關系,為確保電路沒有振蕩,利用Cadence Spectre仿真工具進行瞬態(tài)(tran)仿真,時間取0~50ns。仿真結果如圖5所示,電壓穩(wěn)定輸出并未振蕩。經(jīng)Cadence Spectre掃描得自啟動電路為基準電路提供的偏置電流為-93.13fA,電路的整體功耗為58.33μW,在0.18μm標準工藝下,該電路能在1.8V的電壓下穩(wěn)定工作且低功耗。
圖5 電路瞬態(tài)仿真波形圖
表1 電流基準源性能比較
基于0.18μm CMOS工藝完成電路版圖設計與驗證,總體版圖如圖6所示,總面積為41.5μm×34μm。為減少版圖設計對電流基準源的影響,在版圖設計中,Cascode電流鏡采用質心匹配,電阻陣列考慮到連線和版圖復雜度采用了對稱的排列方式,減少工藝變化引起的不匹配。
圖6 所設計的電流基準源版圖
本文基于傳統(tǒng)電流基準電路,設計了一個新型Cascode電流基準電路,電路結構簡單且低功耗。電路能有效避免溝道長度調制效應帶來的支路電流不一致的負面影響以及具有較高的輸出阻抗。詳細分析了基準電路的反饋方式以及自啟動電路和基準核心電路的工作原理。采用TSMC0.18μm CMOS工藝,利用Cadence Spectre仿真工具得在1.8V的電源電壓下,本電流基準電路能穩(wěn)定輸出電流10μA,在-20℃~120℃的溫度下,溫漂系數(shù)為133ppm/℃,功耗為58.33μW。因采用Cascode結構故此電路具有較高的輸出阻抗,在實際工程項目中應用廣泛,所以很適合為運算放大器、數(shù)模、模數(shù)轉換器以及濾波器等提供穩(wěn)定輸出電流。