基于PCIe Gen5 的低成本Coupon 設(shè)計(jì)

劉濤，宗艷艷，王乾輝，秦玉倩，田民政，余華國(guó)

（浪潮電子信息產(chǎn)業(yè)股份有限公司，山東 濟(jì)南 250101）

0 引言

互聯(lián)網(wǎng)技術(shù)飛速發(fā)展，萬物高速互連早已成為不可逆轉(zhuǎn)的發(fā)展趨勢(shì)，為了滿足日益增長(zhǎng)的數(shù)據(jù)存儲(chǔ)、傳輸與交換需求，信號(hào)速率也正在以前所未有的速度進(jìn)行升級(jí)換代，以服務(wù)器系統(tǒng)中代表性的PCIe 總線為例，信號(hào)經(jīng)歷了從第一代產(chǎn)品的2.5 Gb/s 速率，到如今主推的第五代32 Gb/s 速率，乃至即將發(fā)行的第六代64 Gb/s 速率的飛速革新[1]。盡管速率提升可以有力推動(dòng)數(shù)字技術(shù)發(fā)展，卻也帶來了一系列的困難和挑戰(zhàn)，對(duì)于SI 工程師來說，如何在高度集成的復(fù)雜電子系統(tǒng)中保證高速信號(hào)質(zhì)量，完成信號(hào)完整性設(shè)計(jì)，成為了越來越突出的重難點(diǎn)問題。

所謂信號(hào)完整性設(shè)計(jì)，就是要對(duì)引起高速信號(hào)失真的各種因素進(jìn)行優(yōu)化，盡量減少信號(hào)失真，保證其能準(zhǔn)確傳遞信息。引起信號(hào)失真的因素主要包括信號(hào)網(wǎng)絡(luò)之間產(chǎn)生的串?dāng)_問題，以及信號(hào)自身傳輸媒介引起的反射和損耗問題[2]。因?yàn)閭鬏斅窂酱嬖诘刃Т?lián)和并聯(lián)電阻，信號(hào)在此媒介中傳輸時(shí)必然會(huì)有一定的能量損耗，通常高頻分量損耗比低頻分量大，導(dǎo)致了信號(hào)上升邊退化現(xiàn)象，引起符號(hào)間干擾（ISI）和眼圖塌陷等一系列問題[3]。新一代服務(wù)器產(chǎn)品中，PCIe Gen5 信號(hào)速率高達(dá)32 Gb/s，損耗引起的上升邊退化問題尤為嚴(yán)重，必須進(jìn)行優(yōu)化設(shè)計(jì)。

板材優(yōu)化是改善上述損耗問題的有效途徑之一，但損耗性能更好的板材必然會(huì)帶來更高的研發(fā)成本，因此進(jìn)行板材選擇時(shí)，既要滿足損耗指標(biāo)要求，又要避免板材過優(yōu)造成資源浪費(fèi)，在這種裕量較小的情況下，須對(duì)板廠加工的PCB 損耗進(jìn)行監(jiān)測(cè)[4]，避免因?yàn)楣に噯栴}帶來損耗波動(dòng)，達(dá)不到損耗指標(biāo)。

常用的PCB 損耗測(cè)試技術(shù)包括頻域法、有效帶寬法、根脈沖能量法、短脈沖傳播法和單端TDR 差分插入損耗法五種[5]，無論使用哪種技術(shù)，都需要設(shè)計(jì)對(duì)應(yīng)的loss測(cè)試Coupon，Coupon 設(shè)計(jì)的好壞，例如其測(cè)試夾具和繞線方法等，都將會(huì)直接影響到監(jiān)測(cè)準(zhǔn)確度。AFR、Delta-L 和SFD 等都是常用的Coupon 測(cè)試夾具[6]，其中Delta-L因具有操作簡(jiǎn)便、測(cè)試精度較高且能去嵌等優(yōu)勢(shì)，當(dāng)前應(yīng)用最為廣泛，但此技術(shù)需要使用額外過孔，容易帶來阻抗不連續(xù)問題，對(duì)此，Lee J 等人提出了一種焊盤過孔鍍覆（VIPPO）技術(shù)，可以最小化路徑不連續(xù)性，有效提高Coupon 測(cè)試精度[7]；針對(duì)高頻下測(cè)試和去嵌引入誤差大的問題，Hsu J 等人從數(shù)據(jù)后處理角度進(jìn)行優(yōu)化，提出了一種ARO 擬合數(shù)據(jù)平滑算法，使測(cè)試更具抗錯(cuò)性[8]；繞線方式同樣影響測(cè)試準(zhǔn)確度，Coupon 條常以折線方式走線，但因?yàn)檎加每臻g大，不利于產(chǎn)品低成本設(shè)計(jì)，如果為了節(jié)省空間進(jìn)行繞線，對(duì)于差分信號(hào)而言又容易出現(xiàn)對(duì)內(nèi)不等長(zhǎng)問題，需要進(jìn)行鼓包補(bǔ)償，許志輝等人通過仿真對(duì)Accordion（手風(fēng)琴）、Sawtooth（鋸齒）和Trombone（長(zhǎng)號(hào)）等不同鼓包方式進(jìn)行了比較，發(fā)現(xiàn)手風(fēng)琴結(jié)構(gòu)為時(shí)序控制下最優(yōu)的差分信號(hào)繞線方式[9]；WBWC[10]和ABD[11]等新型補(bǔ)償方式還可以效降低走線EMI 影響，是小空間繞線設(shè)計(jì)的優(yōu)良選擇。

本文重點(diǎn)對(duì)PCIe Gen5 信號(hào)的低成本Coupon 設(shè)計(jì)開展研究，結(jié)合理論分析、仿真數(shù)據(jù)，對(duì)不同繞線方式進(jìn)行比較，選擇了一種低空間占有率且高可靠性的Coupon布線方式，并對(duì)測(cè)試治具進(jìn)行了改進(jìn)，進(jìn)一步通過測(cè)試對(duì)其可行性和優(yōu)越性進(jìn)行了驗(yàn)證。

1 差分繞線理論分析

為了提高抗干擾能力，高速信號(hào)都采用差分傳輸線進(jìn)行信號(hào)傳輸，如果兩個(gè)單端信號(hào)分別為Vp和Vn，差分信號(hào)和共模信號(hào)可以分別表示為：

保持差分線對(duì)稱設(shè)計(jì)是提高其抗干擾能力的關(guān)鍵[12]，傳統(tǒng)Coupon 設(shè)計(jì)中，為了減小玻纖效應(yīng)[13]，以如圖1 所示的折線方式布線，盡管對(duì)稱性良好，但因?yàn)檎加每臻g大，不利于Coupon 低成本設(shè)計(jì)，本文希望對(duì)其進(jìn)行改進(jìn)。

圖1 傳統(tǒng)折線布線方式

如果為了節(jié)省空間進(jìn)行繞線，因?yàn)楣战堑任锢斫Y(jié)構(gòu)的存在，可能會(huì)造成差分對(duì)內(nèi)不等長(zhǎng)的問題。根據(jù)式（1）和式（2），兩條傳輸線中的信號(hào)也可以用差分和共模信號(hào)進(jìn)行表示：

理想狀況下，兩條單端信號(hào)線完全對(duì)稱，幾種信號(hào)的相對(duì)關(guān)系如圖2（a）所示，但如果出現(xiàn)差分對(duì)內(nèi)不等長(zhǎng)，電壓波形則會(huì)如圖2（b）所示出現(xiàn)波動(dòng)，這是模態(tài)轉(zhuǎn)換問題造成的[14-15]，不僅會(huì)使差分信號(hào)高頻分量能量損失，出現(xiàn)信號(hào)上升邊畸變，而且沒有共模端接時(shí)，還會(huì)因?yàn)榉瓷?，產(chǎn)生圖示的振鈴效應(yīng)。

圖2 差分共模信號(hào)與其單端信號(hào)電壓波形圖

為了避免上述問題，常使用如圖3 所示鋸齒結(jié)構(gòu)，對(duì)長(zhǎng)度較短的走線進(jìn)行鼓包補(bǔ)償處理，但從不對(duì)稱產(chǎn)生位置，到補(bǔ)償完成位置的中間過程，模態(tài)轉(zhuǎn)換依舊存在，難以消除。

圖3 鋸齒補(bǔ)償結(jié)構(gòu)

同時(shí)，對(duì)于速率高達(dá)32 Gb/s 的PCIe 5.0 信號(hào)，使用鋸齒結(jié)構(gòu)進(jìn)行長(zhǎng)度補(bǔ)償時(shí)，在繞線部位，信號(hào)并不只會(huì)沿著傳輸線傳輸，如圖4 所示，還有一部分能量將沿繞線間的耦合電容直接傳輸，導(dǎo)致信號(hào)的等效傳輸長(zhǎng)度減小，因此補(bǔ)償過后Vp和Vn依舊存在相位差，且隨著頻率升高，相位差逐漸變大，如果在某一頻點(diǎn)相位差累計(jì)到180°，信號(hào)將會(huì)出現(xiàn)諧振問題。

圖4 鋸齒結(jié)構(gòu)下的高頻信號(hào)傳輸模式

因此，為了進(jìn)一步提高Coupon 測(cè)試數(shù)據(jù)可靠性，本文希望在不使用鋸齒結(jié)構(gòu)情況下完成繞線對(duì)稱性設(shè)計(jì)，這需要根據(jù)Coupon 實(shí)際空間大小，對(duì)測(cè)試線長(zhǎng)度進(jìn)行調(diào)整，通過減小走線線長(zhǎng)，使繞線有足夠空間及時(shí)改變拐角方向，快速抵消因拐角引起的對(duì)內(nèi)錯(cuò)位，從而避免額外的鋸齒補(bǔ)償。

2 繞線方式仿真驗(yàn)證

為了對(duì)比上述傳統(tǒng)折線布線方式、帶有鋸齒的繞線方式以及沒有鋸齒的繞線方式，對(duì)幾種繞線進(jìn)行了layout設(shè)計(jì)，并使用Cadence 公司Clarity 3D 電磁場(chǎng)求解器對(duì)走線模型進(jìn)行提取，通過仿真對(duì)比驗(yàn)證其信號(hào)質(zhì)量。

圖5 所示為幾種繞線下的Coupon layout 設(shè)計(jì)圖，表1列出了它們的一些基本信息，相對(duì)于圖5（a）的傳統(tǒng)折線方式，圖5（b）和圖5（c）通過繞線可以明顯減小Coupon尺寸，按標(biāo)準(zhǔn)大料尺寸進(jìn)行評(píng)估，兩者的SET 凈利用率分別為56.21%和72.56%，進(jìn)一步證實(shí)了繞線方式可以有效降低Coupon 設(shè)計(jì)成本。三個(gè)Coupon 采用統(tǒng)一疊層，統(tǒng)一線寬線距，且均在表層走線，圖5（a）和圖5（b）走線長(zhǎng)度為2/5/10 inch，其中圖5（b）的10 inch 長(zhǎng)走線存在鋸齒結(jié)構(gòu)，根據(jù)Coupon 實(shí)際尺寸，將圖5（c）的走線長(zhǎng)度調(diào)整為2/5/7 inch。

圖5 Coupon layout 設(shè)計(jì)圖

表1 Coupon 信息表

使用Clarity 軟件對(duì)上述走線進(jìn)行S（散射）參數(shù)提取，與現(xiàn)有的一些3D 解決方案相比，Clarity 基于分布式處理技術(shù)，提供近乎無限的求解容量和10 倍以上的求解速度，能夠充分利用多核計(jì)算機(jī)資源，在保證測(cè)量級(jí)精準(zhǔn)度的同時(shí)，高效地解決龐大復(fù)雜的系統(tǒng)問題，在速度、容量以及測(cè)試精度方面都表現(xiàn)出了極大的優(yōu)越性。因此，基于仿真效率及可靠性考慮，本文選擇此軟件進(jìn)行不同繞線方式的模型提取。

圖6 所示為導(dǎo)入了PCB 文件之后的Clarity 主界面。首先要對(duì)金屬層/介質(zhì)層材料、厚度、介電常數(shù)、損耗角、刻蝕角、粗糙度等疊層參數(shù)進(jìn)行定義，隨后對(duì)走線進(jìn)行端口設(shè)置，Clarity 當(dāng)前設(shè)有coaxial 和vertical 兩種模式端口，本文的走線選擇vertical（lump）端口，并對(duì)端口尺寸、參考層等信息進(jìn)行完善。

圖6 導(dǎo)入版圖的Clarity 主界面

接下來需要對(duì)待提取模型的走線進(jìn)行邊框剪切，如圖7 所示，邊框尺寸由布線層與相鄰介質(zhì)層的間距決定。為了提高仿真效率，還可以通過Cut &Stitch 模式對(duì)剪切框進(jìn)行區(qū)域劃分，根據(jù)區(qū)域內(nèi)結(jié)構(gòu)選擇不同的solver。

圖7 Clarity 剪切框界面

最后要對(duì)仿真頻率、仿真引擎以及網(wǎng)格結(jié)構(gòu)等仿真相關(guān)參數(shù)進(jìn)行設(shè)置，確認(rèn)設(shè)置無誤后，即可提交仿真任務(wù)，Clarity 將會(huì)基于分布式處理技術(shù)運(yùn)行如下流程，先后進(jìn)行結(jié)構(gòu)的網(wǎng)格化處理和頻率掃描計(jì)算，最終生成S參數(shù)模型。Clarity 分布式處理技術(shù)流程如圖8 所示。

圖8 Clarity 分布式處理技術(shù)流程圖

通過單端相位差和差分插損數(shù)據(jù)對(duì)比三種走線下的PCIe Gen5 信號(hào)質(zhì)量，最長(zhǎng)走線的對(duì)比結(jié)果如圖9 所示。

圖9（a）中，鋸齒繞線方式最早在低頻處出現(xiàn)相位差，隨著頻率升高，三種方式都會(huì)出現(xiàn)360°的相位差跳變，這是因?yàn)閷?duì)應(yīng)位置出現(xiàn)了單端信號(hào)的諧振，而沒有鋸齒結(jié)構(gòu)的繞線下，諧振頻點(diǎn)明顯高于另外兩種，說明此走線方式對(duì)單端信號(hào)諧振有一定優(yōu)化作用。相位差跳變的頻點(diǎn)處，對(duì)應(yīng)到圖9（b）圖的插損曲線上，都會(huì)出現(xiàn)小的諧振回溝，這是由于兩個(gè)單端信號(hào)諧振程度不同導(dǎo)致的。

圖9 仿真相位和插損曲線

第一次相位差跳變之后，有鋸齒結(jié)構(gòu)的繞線下，相位差持續(xù)增大，到達(dá)540°左右時(shí)，兩個(gè)單端信號(hào)同相，導(dǎo)致在圖9（b）所示的插損曲線中出現(xiàn)了一個(gè)大的諧振點(diǎn)，說明鋸齒結(jié)構(gòu)在高頻下的確不能有效實(shí)現(xiàn)長(zhǎng)度補(bǔ)償，本文提出的沒有鋸齒繞線方式則有效避免了這一問題。

3 測(cè)試結(jié)果與結(jié)論

基于上述理論分析和仿真數(shù)據(jù)，本文進(jìn)一步通過測(cè)試驗(yàn)證方案的可行性和優(yōu)越性。

傳統(tǒng)Coupon 多使用如圖10 所示的LITEK 探頭，測(cè)試結(jié)果對(duì)操作手法的依賴性強(qiáng)，數(shù)據(jù)穩(wěn)定性較差。本文創(chuàng)新性將此探頭換成了SMA 連接器，一方面SMA 連接器可以更好地固定，測(cè)試數(shù)據(jù)的穩(wěn)定性更高；另一方面，SMA 比LITEK 探頭的帶寬更寬，更加適用于PCIe Gen5等高速信號(hào)的測(cè)試。

圖10 LITEK 探頭和SMA 連接器

鑒于SMA 連接器固定方式繁瑣，本文為了提高測(cè)試效率，研發(fā)了一套如圖11 所示的自動(dòng)化測(cè)試系統(tǒng)，將SMA 連接器固定在可以移動(dòng)的探頭上，用機(jī)械臂替代螺絲固定連接器，可以有效避免反復(fù)安裝拆卸工作。

圖11 基于SMA 連接器的自動(dòng)化Coupon 測(cè)試系統(tǒng)

為了驗(yàn)證本文方案的優(yōu)化效果，對(duì)傳統(tǒng)的折線走線和LITEK 探頭的Coupon，使用鋸齒結(jié)構(gòu)繞線和SMA 連接器的Coupon，以及沒有鋸齒結(jié)構(gòu)繞線和SMA 連接器的Coupon 進(jìn)行了測(cè)試，并對(duì)測(cè)試數(shù)據(jù)進(jìn)行了治具去嵌，相位和插損結(jié)果如圖12 所示。

圖12 實(shí)測(cè)相位和插損曲線

與仿真結(jié)果類似，三種方式中，使用鋸齒結(jié)構(gòu)的走線出現(xiàn)了諧振現(xiàn)象，而傳統(tǒng)走線的Coupon 因?yàn)槭褂昧藥捳腖ITEK 探頭，數(shù)據(jù)的穩(wěn)定性很差，在高頻范圍內(nèi)抖動(dòng)明顯。綜合來說，本文沒有鋸齒結(jié)構(gòu)繞線并使用SMA 連接器的方案，在減小Coupon 尺寸，降低研發(fā)成本的同時(shí)，還可以有效提高數(shù)據(jù)穩(wěn)定性，是一種可靠的低成本Coupon 設(shè)計(jì)方案。

4 結(jié)論

本文提出了一種PCIe Gen5 信號(hào)的低成本Coupon設(shè)計(jì)方案，分別通過理論分析、仿真數(shù)據(jù)對(duì)傳統(tǒng)折線布線方式、帶有鋸齒結(jié)構(gòu)的繞線方式以及沒有鋸齒結(jié)構(gòu)的繞線方式進(jìn)行對(duì)比驗(yàn)證，得出了沒有鋸齒結(jié)構(gòu)的繞線方式比傳統(tǒng)折線布線方式占用空間更小，比帶有鋸齒結(jié)構(gòu)的繞線方式數(shù)據(jù)可靠性更高的結(jié)論。實(shí)驗(yàn)測(cè)試表明，設(shè)計(jì)PCIe Gen5 信號(hào)Coupon，使用沒有鋸齒結(jié)構(gòu)的繞線方式，在保證數(shù)據(jù)可靠性的前提下，比傳統(tǒng)方法占用空間更少，數(shù)據(jù)穩(wěn)定性更高，更加有利于Coupon 的低成本，高可靠性設(shè)計(jì)。