基于VPX 開(kāi)放式架構(gòu)的無(wú)線電監(jiān)測(cè)平臺(tái)設(shè)計(jì)

魯超，米文龍，胡丁銳

（中國(guó)西南電子技術(shù)研究所，四川 成都 610036）

0 引言

軟件無(wú)線電技術(shù)是以硬件平臺(tái)為基礎(chǔ)，以自定義軟件為核心，實(shí)現(xiàn)無(wú)線通信系統(tǒng)功能的一種技術(shù)，具有開(kāi)放性、模塊化、標(biāo)準(zhǔn)化等特點(diǎn)，對(duì)于軍事領(lǐng)域的軟件定義無(wú)線電監(jiān)測(cè)具有很強(qiáng)的現(xiàn)實(shí)指導(dǎo)意義[1]。軟件無(wú)線電技術(shù)提出后得到了美國(guó)軍方的高度重視，美國(guó)國(guó)防部高級(jí)研究計(jì)劃局（DARPA）之后提出了著名的Speakeasy 計(jì)劃，成功研制了能夠兼容多種通行波形的通用電臺(tái)。之后，美國(guó)國(guó)防部在1997 年利用軟件無(wú)線電技術(shù)制定了聯(lián)合戰(zhàn)術(shù)無(wú)線電系統(tǒng)（JTRS）計(jì)劃[2-3]，開(kāi)展以軟件為核心的標(biāo)準(zhǔn)化新型體系結(jié)構(gòu)研究，設(shè)計(jì)一種以軟件無(wú)線電和模塊化為主要思想的戰(zhàn)術(shù)無(wú)線電系統(tǒng)，并提出了軟件通信架構(gòu)（SCA），大大降低了系統(tǒng)的研制成本，縮短了系統(tǒng)的研制周期[4]。

VPX 是2007 年在VME 總線基礎(chǔ)上提出的新一代高速串行總線標(biāo)準(zhǔn)，具有模塊化、通用化、擴(kuò)展化、開(kāi)放性、高可靠等特點(diǎn)，采用高速差分信號(hào)傳輸技術(shù)，并且在機(jī)械結(jié)構(gòu)和導(dǎo)冷抗震方面具有優(yōu)勢(shì)。VPX 的核心在于連接器，相對(duì)于傳統(tǒng)的針式連接器，這種高速差分連接器的硅晶片式結(jié)構(gòu)具有連接緊密、插入損耗小和誤碼率低等優(yōu)點(diǎn)[5]。VPX 以交換互聯(lián)的方式進(jìn)行高速串行通信，極大提升了系統(tǒng)傳輸帶寬以及設(shè)計(jì)上的靈活自由性，VPX 使用的串行互聯(lián)技術(shù)如SRIO 的帶寬可以達(dá)到3.125 Gb/s，PCIE3.0 的帶寬可以達(dá)到8 Gb/s[6]。

無(wú)線電監(jiān)測(cè)系統(tǒng)需要適應(yīng)復(fù)雜的電磁環(huán)境，對(duì)無(wú)線電信號(hào)搜索、截獲、識(shí)別等能力提出了更高的要求。目前，我國(guó)對(duì)于無(wú)線電監(jiān)測(cè)裝備的研究和設(shè)計(jì)處于初級(jí)階段，軟硬件的標(biāo)準(zhǔn)化、模塊化不成熟，定制性較強(qiáng)，通用性較差，難以滿足未來(lái)對(duì)無(wú)線電監(jiān)測(cè)裝備的需求。為解決上述問(wèn)題，本文結(jié)合軟件無(wú)線電技術(shù)特點(diǎn)，提出一種基于VPX 開(kāi)發(fā)式架構(gòu)的無(wú)線電監(jiān)測(cè)平臺(tái)，構(gòu)建一種具有硬件可擴(kuò)展、模塊化，軟件服務(wù)化的軟硬件平臺(tái)，以滿足復(fù)雜電磁環(huán)境下對(duì)無(wú)線電監(jiān)測(cè)任務(wù)的迫切需求。

1 軟件無(wú)線電技術(shù)的發(fā)展趨勢(shì)

軟件無(wú)線電技術(shù)由五部分組成：射頻前端、模數(shù)/數(shù)模轉(zhuǎn)換、數(shù)字上下變頻、基帶處理、應(yīng)用程序。射頻前端完成混頻、濾波、增益控制、放大、信號(hào)收發(fā)等功能；模數(shù)/數(shù)模轉(zhuǎn)換完成數(shù)字信號(hào)和模擬信號(hào)的轉(zhuǎn)換；數(shù)字上下變頻完成中頻信號(hào)和基帶信號(hào)的轉(zhuǎn)換；基帶處理完成信號(hào)檢測(cè)、識(shí)別、調(diào)制解調(diào)、信道譯碼等信號(hào)處理功能；應(yīng)用程序?qū)崿F(xiàn)軟件無(wú)線電平臺(tái)與用戶的接口[7]。

軟件無(wú)線電技術(shù)在于構(gòu)建一個(gè)模塊化、標(biāo)準(zhǔn)化、可拓展的通用信號(hào)處理平臺(tái)，使其各種通信應(yīng)用（如頻譜搬移、調(diào)制解調(diào)、信道編譯碼、通信協(xié)議處理等）用軟件實(shí)現(xiàn)，用戶僅僅更換軟件配置即可實(shí)現(xiàn)新的功能[8]。軟件無(wú)線電技術(shù)不僅在軍用領(lǐng)域得到了大力使用，而且在民用領(lǐng)域也廣泛使用，經(jīng)多年的發(fā)展，目前已發(fā)展出3種體系結(jié)構(gòu)。

單線式軟件無(wú)線電平臺(tái)以FPGA、DSP 和GPP 為核心計(jì)算處理單元，具有小型化、低成本等特點(diǎn)，主要針對(duì)無(wú)線通信的低端應(yīng)用，但此平臺(tái)存在著模塊之間緊耦合、可擴(kuò)展性差、處理能弱等缺點(diǎn)。計(jì)算機(jī)式的軟件無(wú)線電平臺(tái)包括前端處理板卡和計(jì)算機(jī)，前端處理板卡負(fù)責(zé)與射頻的接口，完成數(shù)模轉(zhuǎn)換、數(shù)字上下變頻、速率轉(zhuǎn)換等；計(jì)算機(jī)用于信號(hào)處理。計(jì)算機(jī)式軟件無(wú)線電利用通用的CPU 和GPU 資源進(jìn)行信號(hào)處理計(jì)算，成本低，便于開(kāi)發(fā)，此平臺(tái)更適合實(shí)驗(yàn)室環(huán)境，具有性能局限性?？偩€式軟件無(wú)線電平臺(tái)的射頻模塊、信號(hào)采集模塊、信號(hào)處理模塊、時(shí)鐘分配模塊等各個(gè)功能模塊被設(shè)計(jì)成獨(dú)立的板卡，通過(guò)標(biāo)準(zhǔn)的總線連接進(jìn)行數(shù)據(jù)交互，具有高可擴(kuò)展性、高通用性、高性能等優(yōu)點(diǎn)，但結(jié)構(gòu)比較復(fù)雜，架構(gòu)較貴，總線性能是系統(tǒng)的瓶頸?？偩€式架構(gòu)是軟件無(wú)線電平臺(tái)的主流架構(gòu)，基于VPX 總線的高速串行交換架構(gòu)以其高拓展性、高性能、高傳輸速率等優(yōu)點(diǎn)越來(lái)越成為平臺(tái)的首選[7]。

2 基于VPX 架構(gòu)的無(wú)線電監(jiān)視平臺(tái)

2.1 硬件架構(gòu)設(shè)計(jì)

隨著電子技術(shù)的發(fā)展，無(wú)線電監(jiān)測(cè)平臺(tái)在高性能、易升級(jí)、可重構(gòu)、高可靠等方面需求愈發(fā)強(qiáng)烈。而現(xiàn)有的平臺(tái)架構(gòu)開(kāi)放性較差，軟硬件及功能耦合性強(qiáng)，升級(jí)和維護(hù)困難，研發(fā)周期長(zhǎng)、費(fèi)用高，無(wú)法實(shí)現(xiàn)軟件無(wú)線電的思想。

硬件架構(gòu)設(shè)計(jì)的主要目的是使硬件形態(tài)通用化，可擴(kuò)展，為軟件提供穩(wěn)定的運(yùn)行平臺(tái)，滿足日益增長(zhǎng)的處理能力和傳輸帶寬要求。本文提出的硬件架構(gòu)設(shè)計(jì)充分考慮無(wú)線電監(jiān)測(cè)平臺(tái)功能性能需求，合理劃分功能單元，通過(guò)標(biāo)準(zhǔn)的總線將可擴(kuò)展的功能單元互聯(lián)在一起，達(dá)到通用、標(biāo)準(zhǔn)、可重構(gòu)的進(jìn)開(kāi)放式設(shè)計(jì)目的。硬件架構(gòu)采用VPX 標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)由VITA 組織推出，并經(jīng)過(guò)了持續(xù)優(yōu)化迭代，對(duì)模塊的物理特性、信號(hào)定義等都做了詳細(xì)定義。其采用高速串行傳輸方式進(jìn)行單元互聯(lián)，可支持以太網(wǎng)、PCIE、SRIO 等協(xié)議，在滿足高速數(shù)據(jù)傳輸?shù)耐瑫r(shí)，又使功能單元能夠接口標(biāo)準(zhǔn)。

無(wú)線電監(jiān)測(cè)平臺(tái)主要完成信號(hào)接收、頻譜監(jiān)視、信號(hào)檢測(cè)、調(diào)制識(shí)別、編碼識(shí)別、體制識(shí)別、信號(hào)解調(diào)、譯碼、協(xié)議解析等功能。根據(jù)上述功能，將平臺(tái)硬件劃分為電源單元、接收信道單元、采集處理單元、數(shù)據(jù)處理單元、協(xié)處理單元、數(shù)據(jù)存儲(chǔ)單元。硬件架構(gòu)如圖1 所示。各單元之間通過(guò)以太網(wǎng)、Aurora、PCIE 以及CAN 總線進(jìn)行互聯(lián)，高速總線實(shí)現(xiàn)數(shù)據(jù)交互，低速總線完成平臺(tái)BIT 等健康管理。各個(gè)單元模塊可根據(jù)應(yīng)用場(chǎng)景及需求進(jìn)行靈活搭配和擴(kuò)展。

圖1 基于VPX 開(kāi)放式的硬件架構(gòu)

2.1.1 電源單元

采用交流220 V 市電輸入設(shè)計(jì)，為平臺(tái)內(nèi)各個(gè)單元提供二次電源。

2.1.2 接收信道單元

采用超外差式設(shè)計(jì)，對(duì)輸入射頻信號(hào)進(jìn)行濾波、變頻、放大，得到一定帶寬的中頻信號(hào)。

2.1.3 采集處理單元

采用高低速采樣率AD 搭配，對(duì)不同帶寬的信號(hào)進(jìn)行AD 變換，并提供FPGA 進(jìn)行信號(hào)預(yù)處理，如多通道數(shù)字下變頻、頻譜計(jì)算、解調(diào)等。FPGA 采用Xilinx 公司7 系列FPGA，提供693 120 個(gè)邏輯單元、3 600個(gè)DSP 資源。

2.1.4 數(shù)據(jù)處理單元

采用通用CPU 為核心處理器，X86 架構(gòu)的4 核CPU，內(nèi)存為32 GB，可進(jìn)行基帶信號(hào)參數(shù)測(cè)量、調(diào)制識(shí)別、編碼識(shí)別、協(xié)議解析等工作。

2.1.5 協(xié)處理單元

采用GPU 作為協(xié)處理器，典型型號(hào)為P5000，處理能力達(dá)6.4 TFLOPS，可協(xié)助處理單元完成信道譯碼等工作。

2.1.6 數(shù)據(jù)存儲(chǔ)單元

采用大容量SSD 陣列，典型存儲(chǔ)容量為16 TB，可完成信號(hào)采集以及處理結(jié)果的高速存儲(chǔ)。

2.2 軟件架構(gòu)設(shè)計(jì)

無(wú)線電監(jiān)測(cè)平臺(tái)軟件采用軟件無(wú)線電設(shè)計(jì)思路，參考SCA 設(shè)計(jì)規(guī)范，實(shí)現(xiàn)無(wú)線電監(jiān)測(cè)功能的快速部署，軟件架構(gòu)按分層模型，從下到上可分為資源層、中間件層、服務(wù)支撐層、應(yīng)用層。無(wú)線電監(jiān)測(cè)平臺(tái)軟件架構(gòu)設(shè)計(jì)如圖2 所示。

圖2 無(wú)線電監(jiān)測(cè)平臺(tái)軟件架構(gòu)設(shè)計(jì)

2.2.1 資源層

資源層由硬件資源和操作系統(tǒng)構(gòu)成。硬件資源包括FPGA 計(jì)算資源、通用CPU 處理資源、GPU 并行計(jì)算資源、存儲(chǔ)資源以及網(wǎng)絡(luò)資源等。通用CPU 處理資源和GPU并行計(jì)算資源采用商用貨架產(chǎn)品，采用VPX 總線進(jìn)行互聯(lián)，提高了通用性和可擴(kuò)展性，針對(duì)不同的信號(hào)處理功能、數(shù)據(jù)處理等場(chǎng)景進(jìn)行加載和重構(gòu)，實(shí)現(xiàn)功能的重組。操作系統(tǒng)方面兼容Linux 操作系統(tǒng)和Windows 操作系統(tǒng)，實(shí)現(xiàn)應(yīng)用的跨平臺(tái)；數(shù)據(jù)庫(kù)包含任務(wù)庫(kù)、信號(hào)底數(shù)庫(kù)、日志庫(kù)等。

2.2.2 中間件層

中間件層由資源虛擬化和基礎(chǔ)服務(wù)構(gòu)成。資源虛擬化對(duì)總線操作、FPGA 訪問(wèn)、數(shù)據(jù)同步、共享內(nèi)存、Socket通信等進(jìn)行封裝，完成資源動(dòng)態(tài)感知、資源調(diào)用、資源匹配功能，實(shí)現(xiàn)對(duì)設(shè)備底層的虛擬化。基礎(chǔ)服務(wù)包括配置信息管理、時(shí)間同步、計(jì)算中間件、通信中間件、訂閱/發(fā)布等。計(jì)算中間件可選用Intel IPPS庫(kù)，實(shí)現(xiàn)有關(guān)信號(hào)處理算法的快速實(shí)現(xiàn)；通信中間件采用ZeroMQ 的機(jī)制，實(shí)現(xiàn)大數(shù)量的服務(wù)間傳輸。

2.2.3 服務(wù)支撐層

該層為核心層，采用服務(wù)的思想設(shè)計(jì)，各服務(wù)之間獨(dú)立，降低耦合性，主要由信號(hào)處理、數(shù)據(jù)分析、運(yùn)維運(yùn)控和可視化支撐等部分組成。其中，信號(hào)處理提供AD模采、頻譜監(jiān)視、參數(shù)測(cè)量、信號(hào)識(shí)別、信號(hào)解調(diào)、信道解譯等信號(hào)處理服務(wù)；數(shù)據(jù)分析實(shí)現(xiàn)信令解析、協(xié)議分析等；運(yùn)維運(yùn)控提供任務(wù)管理、狀態(tài)監(jiān)視、綜合顯控、數(shù)據(jù)管理、軟件更新、日志管理等服務(wù)；可視化支撐是提供目標(biāo)一體化綜合展示需要的基礎(chǔ)圖形控件，包括頻譜圖、瀑布圖、直方圖等。

2.2.4 應(yīng)用層

應(yīng)用層位于最上層，由服務(wù)支撐層提供功能服務(wù)，為用戶實(shí)現(xiàn)既定的功能。應(yīng)用層和服務(wù)支撐層均采用面向服務(wù)的軟件框架，實(shí)現(xiàn)模塊化、通用化的應(yīng)用服務(wù)，用戶可通過(guò)服務(wù)管理來(lái)新增功能服務(wù)、調(diào)度服務(wù)組合和搭建新的業(yè)務(wù)流程。典型的應(yīng)用服務(wù)包括信號(hào)搜索服務(wù)、實(shí)時(shí)控守服務(wù)、采集監(jiān)視服務(wù)、數(shù)據(jù)分析服務(wù)、數(shù)據(jù)組織管理、運(yùn)維運(yùn)控等。

3 平臺(tái)驗(yàn)證與分析

按照基于VPX 開(kāi)放式架構(gòu)的設(shè)計(jì)思路完成了無(wú)線電監(jiān)測(cè)驗(yàn)證平臺(tái)樣機(jī)的搭建，如圖3 所示。驗(yàn)證平臺(tái)主要由接收信道模塊、采集處理模塊、CPU 處理模塊、GPU處理模塊、存儲(chǔ)模塊等組成。接收信道模塊實(shí)現(xiàn)射頻信號(hào)到中頻信號(hào)的變換；采集處理模塊實(shí)現(xiàn)對(duì)中頻信號(hào)的模數(shù)轉(zhuǎn)換、信號(hào)預(yù)處理等；CPU 處理模塊實(shí)現(xiàn)信號(hào)參數(shù)測(cè)量、調(diào)制識(shí)別、編碼識(shí)別等各種信號(hào)處理和信息處理；GPU 處理模塊主要實(shí)現(xiàn)對(duì)信號(hào)處理算法的加速；存儲(chǔ)模塊用于采集存儲(chǔ)中頻數(shù)據(jù)、IQ 數(shù)據(jù)等。驗(yàn)證平臺(tái)的主要參數(shù)如表1 所示。

圖3 基于VPX 開(kāi)放式架構(gòu)的無(wú)線電監(jiān)測(cè)平臺(tái)樣機(jī)

表1 驗(yàn)證平臺(tái)的主要參數(shù)

3.1 數(shù)據(jù)傳輸測(cè)試

射頻信號(hào)通過(guò)接收信道模塊變成中頻信號(hào)，經(jīng)接收處理模塊進(jìn)行AD 模采，通過(guò)GTX 總線送入存儲(chǔ)模塊進(jìn)行落盤(pán)存儲(chǔ)。采集結(jié)束后，由顯控發(fā)起轉(zhuǎn)儲(chǔ)命令，將存儲(chǔ)模塊中的AD 數(shù)據(jù)通過(guò)萬(wàn)兆網(wǎng)傳送到CPU 處理模塊，再由CPU 處理模塊通過(guò)網(wǎng)絡(luò)轉(zhuǎn)送到顯控計(jì)算機(jī)進(jìn)行誤碼統(tǒng)計(jì)。測(cè)試20次，無(wú)丟包，無(wú)誤碼，此測(cè)試場(chǎng)景較好地測(cè)試了鏈路的數(shù)據(jù)傳輸，涉及GTX 總線、網(wǎng)絡(luò)數(shù)據(jù)，測(cè)試結(jié)果如表2 所示。

表2 數(shù)據(jù)傳輸測(cè)試結(jié)果

數(shù)據(jù)傳輸測(cè)試結(jié)果表明，使用GTX 總線AD 數(shù)據(jù)到存儲(chǔ)模塊的速度可到達(dá)4.8 GB/s，滿足高速采樣數(shù)據(jù)到存儲(chǔ)模塊的傳輸要求。存儲(chǔ)模塊到CPU 處理模塊使用萬(wàn)兆網(wǎng)傳輸，CPU 處理模塊到顯控計(jì)算機(jī)使用千兆網(wǎng)傳輸，滿足落盤(pán)存儲(chǔ)數(shù)據(jù)轉(zhuǎn)儲(chǔ)的性能要求。

3.2 系統(tǒng)性能測(cè)試

為驗(yàn)證平臺(tái)的整體處理性能，對(duì)典型的信道譯碼能力進(jìn)行了驗(yàn)證。以QPSK、16QAM 調(diào)制信號(hào)，VTB、TPC、LDPC 等典型的譯碼方式進(jìn)行信道譯碼，射頻信號(hào)通過(guò)接收信道模塊變成中頻信號(hào)，經(jīng)接收處理模塊進(jìn)行AD模采、解調(diào)處理，解調(diào)之后的星座圖數(shù)據(jù)經(jīng)過(guò)PCIE 總線送入GPU 處理模塊進(jìn)行譯碼，同時(shí)作為對(duì)比將數(shù)據(jù)在CPU 處理模塊上進(jìn)行譯碼運(yùn)算，系統(tǒng)性能測(cè)試結(jié)果如表3 所示。

表3 性能測(cè)試結(jié)果

對(duì)比性能測(cè)試結(jié)果，使用GPU 處理模塊對(duì)典型譯碼類(lèi)型進(jìn)行計(jì)算，處理速度是使用CPU 處理模塊的12 倍以上，很好地滿足了無(wú)線電監(jiān)測(cè)平臺(tái)對(duì)實(shí)時(shí)性處理指標(biāo)的要求。

4 結(jié)論

本文結(jié)合軟件無(wú)線電的設(shè)計(jì)思想，提出了一種基于VPX 開(kāi)放式架構(gòu)的無(wú)線電監(jiān)測(cè)平臺(tái)設(shè)計(jì)，介紹了平臺(tái)的硬件架構(gòu)和軟件架構(gòu)，構(gòu)建了一種硬件可擴(kuò)展、模塊化，軟件服務(wù)化的軟硬件平臺(tái)。通過(guò)搭建測(cè)試平臺(tái)，對(duì)提出的軟硬件平臺(tái)進(jìn)行了測(cè)試，驗(yàn)證了平臺(tái)傳輸性能和基本處理性能，達(dá)到了預(yù)期的設(shè)計(jì)目的。