針對(duì)EMV Level1 Analog Test認(rèn)證的金融支付PCD設(shè)計(jì)與調(diào)試

劉麗麗　王豐　余秋芳　王西國(guó)北京中電華大電子設(shè)計(jì)有限責(zé)任公司

?

針對(duì)EMV Level1 Analog Test認(rèn)證的金融支付PCD設(shè)計(jì)與調(diào)試

劉麗麗王豐余秋芳王西國(guó)
北京中電華大電子設(shè)計(jì)有限責(zé)任公司

文章針對(duì)最新版EMV Level 1 標(biāo)準(zhǔn)，對(duì)PCD 的EMV Level 1 Analog test認(rèn)證的檢測(cè)環(huán)境及檢測(cè)項(xiàng)目進(jìn)行總結(jié)，對(duì)實(shí)際測(cè)試中可能遇到的問題進(jìn)行分析，總結(jié)出其技術(shù)難點(diǎn)。針對(duì)這些難點(diǎn)提出PCD 設(shè)計(jì)中需要重點(diǎn)關(guān)注的方面以及設(shè)計(jì)技巧，進(jìn)一步給出調(diào)試中使用怎樣的方法達(dá)到系統(tǒng)的最優(yōu)配置，成功通過EMV Level1 Analog test的檢測(cè)。

EMV Level 1 EMV Co PCD 非接觸讀卡器 analog test

1　EMV Level 1　簡(jiǎn)介

EMV標(biāo)準(zhǔn)是基于IC卡的金融支付標(biāo)準(zhǔn)，目前已成為公認(rèn)的全球統(tǒng)一標(biāo)準(zhǔn)。EMVCo是對(duì)EMV卡及終端設(shè)備規(guī)范進(jìn)行管理、維護(hù)、提高的組織。EMVCo目前的成員包括Amer ican Express，Discover， JCB， MasterCard， UnionPay， Visa。EMVCo測(cè)試和認(rèn)證分為兩個(gè)Level，即通常所說的Level 1和Level 2。Level 1又分為兩個(gè)部分，通常簡(jiǎn)稱為Analog 部分和Digital部分，Analog部分主要是針對(duì)EMV規(guī)范中的電氣特性方面的，Digital 部分是針對(duì)邏輯接口以及傳輸協(xié)議的。Level 2是針對(duì)EMV規(guī)范中的借貸記應(yīng)用要求方面的。EMVCo 組建獨(dú)立的實(shí)驗(yàn)室，進(jìn)行Contact Level 1，Contac t Level 2， Contact less Level 1以及Contact less product的測(cè)試和認(rèn)證工作。在測(cè)試過程中，卡片或者設(shè)備的送檢廠商可以參與調(diào)試，對(duì)送檢品進(jìn)行debug。認(rèn)證過程由實(shí)驗(yàn)室獨(dú)立完成，之后給出認(rèn)證報(bào)告。

本文針對(duì)EMV Contact less Level 1的PCD Analog認(rèn)證部分（以下簡(jiǎn)稱PCD Analog）進(jìn)行闡述。PCDAnalog 認(rèn)證中用到兩個(gè)環(huán)境，一個(gè)是認(rèn)證校準(zhǔn)環(huán)境，一個(gè)是認(rèn)證測(cè)試環(huán)境。EMVC組織會(huì)對(duì)各個(gè)已授權(quán)實(shí)驗(yàn)室進(jìn)行定期審核，每次認(rèn)證測(cè)試前，實(shí)驗(yàn)室的實(shí)驗(yàn)員會(huì)對(duì)認(rèn)證測(cè)試設(shè)備進(jìn)行校準(zhǔn)，確保認(rèn)證測(cè)試的準(zhǔn)確性、一致性。

2　認(rèn)證測(cè)試難點(diǎn)

PCD Analog 認(rèn)證測(cè)試分為能量傳輸、Type A/Type B發(fā)射波形以及Type A/Type B接收能力這三個(gè)大類、7個(gè)子類、277個(gè)測(cè)試case 。如上所述的測(cè)試項(xiàng)的三個(gè)大類中，Type A/ Type B接收能力主要取決于射頻芯片的解碼能力，這個(gè)在射頻芯片選型時(shí)需要考量。發(fā)射部分的兩個(gè)測(cè)試大類、能量傳輸與Type A/Type B發(fā)射波形基本呈現(xiàn)相互制約的關(guān)系，在讀卡器產(chǎn)品外形尺寸要求較小時(shí)，怎樣設(shè)計(jì)和調(diào)整能量傳輸與發(fā)射波形，達(dá)到PCD Analog認(rèn)證測(cè)試的要求成為通過認(rèn)證測(cè)試的難點(diǎn)所在。目前，業(yè)界采用的認(rèn)證測(cè)試的通用方法是通過大量的嘗試性試驗(yàn)和現(xiàn)場(chǎng)調(diào)試，這樣做費(fèi)時(shí)費(fèi)力，對(duì)于認(rèn)證沒有系統(tǒng)的理論和方法支撐。更無法做到在設(shè)計(jì)之初就對(duì)讀卡器有較為準(zhǔn)確的預(yù)估和評(píng)測(cè)。接下來針對(duì)如上問題對(duì)認(rèn)證讀卡器從設(shè)計(jì)到調(diào)試給出一套可行的實(shí)施方法，達(dá)到對(duì)認(rèn)證測(cè)試工作深入掌握、快速通過認(rèn)證測(cè)試的目的。

3　認(rèn)證讀卡器設(shè)計(jì)

PCD Analog 認(rèn)證測(cè)試需要提供被測(cè)設(shè)備，一般為非接觸讀卡器（PCD ）或者POS機(jī)形式。本文以PCD 的設(shè)計(jì)為例，闡述設(shè)計(jì)和調(diào)試中的關(guān)鍵點(diǎn)。PCD 設(shè)計(jì)的首要問題是PCD 芯片的選型，目前NXP等國(guó)外公司的產(chǎn)品占據(jù)了大部分市場(chǎng)，隨著國(guó)家對(duì)微電子行業(yè)的重視以及國(guó)內(nèi)企業(yè)技術(shù)水平的提高，已經(jīng)有國(guó)內(nèi)公司的芯片產(chǎn)品可以支持EMV的最新標(biāo)準(zhǔn)，例如北京中電華大電子設(shè)計(jì)有限責(zé)任公司的PCD 芯片，它功能強(qiáng)大、使用方便，支持ISO/IEC 14443-1/2/3/4 ，已經(jīng)通過了銀行卡檢測(cè)中心（BCTC）的EMV Contact less Level 1 的PCD 認(rèn)證測(cè)試。本文基于華大電子的PCD 芯片進(jìn)行設(shè)計(jì)和調(diào)試。

讀卡器的硬件設(shè)計(jì)要點(diǎn)主要集中在天線線圈的設(shè)計(jì)。下面分別對(duì)天線線圈的各個(gè)參數(shù)進(jìn)行闡述。首先，由于讀卡器產(chǎn)品尺寸的限制，天線線圈的布局設(shè)計(jì)尤為重要，需要將天線線圈的尺寸盡量做大，即分布于PCB 的外邊緣。其次，線圈的圈數(shù)選擇也是非常重要的。由如下磁場(chǎng)強(qiáng)度計(jì)算公式可見天線圈數(shù)增加會(huì)加大場(chǎng)強(qiáng)。式中N為線圈匝數(shù)；R為圓形線圈半徑；X為沿x方向與線圈中心的距離。但是增加線圈的圈數(shù)時(shí)，線圈電阻也會(huì)增大，這樣整個(gè)天線的Q值就會(huì)降低，當(dāng)Q值降低到一定程度時(shí)會(huì)導(dǎo)致天線場(chǎng)強(qiáng)下降、波形的上升時(shí)間過長(zhǎng)等問題。同時(shí)，也會(huì)帶來面積的一定增加，這對(duì)微小型的產(chǎn)品來說也是不能接受的。

還有一個(gè)重要的因素，就是在圈數(shù)增加以后，線圈電感會(huì)增加，由湯姆遜公式：可見，達(dá)到諧振時(shí)的串并聯(lián)電容會(huì)減小，當(dāng)電容很小時(shí)，天線調(diào)諧會(huì)變得困難。因此，天線線圈設(shè)計(jì)時(shí)需要綜合以上因素，得到最優(yōu)值。之前的做法多是依照個(gè)人經(jīng)驗(yàn)或者使用電感估算公式進(jìn)行天線設(shè)計(jì)，這樣的設(shè)計(jì)方法局限性很大，準(zhǔn)確度也達(dá)不到設(shè)計(jì)要求，經(jīng)常需要重新設(shè)計(jì)制板調(diào)整，費(fèi)時(shí)費(fèi)力。本文提出ADS 仿真方式來輔助天線線圈的設(shè)計(jì)，快速得到天線線圈的最優(yōu)值。首先，在ADS中設(shè)計(jì)好天線尺寸、圈數(shù)和線寬、間距等。然后仿真得到線圈的電阻和電感的仿真值，根據(jù)仿真值，通過如下公式計(jì)算出串聯(lián)電容C串聯(lián)和并聯(lián)電容C并聯(lián)的值，再根據(jù)電容的合適程度調(diào)整天線線圈的設(shè)計(jì)。這樣設(shè)計(jì)完成的天線線圈PCB 板圖，在沒有投板加工時(shí)，對(duì)其參數(shù)就有了基本準(zhǔn)確的掌握。目前多次設(shè)計(jì)掌握的數(shù)據(jù)實(shí)測(cè)值與仿真值偏差小于5%，這個(gè)精確度的天線參數(shù)已經(jīng)完全可以在設(shè)計(jì)階段據(jù)此仿真值來進(jìn)行設(shè)計(jì)。

4　調(diào)試

認(rèn)證讀卡器的調(diào)試至關(guān)重要。由于PCB 和元器件的寄生等因素，理論計(jì)算值拿來直接實(shí)際應(yīng)用一般達(dá)不到EMV Contact less Level 1 的PCD Analo g認(rèn)證測(cè)試的各項(xiàng)要求，再加上元器件的參數(shù)偏差，需要通過調(diào)試達(dá)到PCD 天線的最優(yōu)值，滿足認(rèn)證測(cè)試的要求。接下來分別對(duì)認(rèn)證測(cè)試中的瓶頸測(cè)試項(xiàng)目、場(chǎng)強(qiáng)項(xiàng)和波形項(xiàng)進(jìn)行闡述。

4.1場(chǎng)強(qiáng)

天線要想輸出較大的場(chǎng)強(qiáng)需要整個(gè)電路處于13.56MHz頻率附近諧振的狀態(tài)，并且輸出阻抗適合。本文推薦使用矢量網(wǎng)絡(luò)分析儀進(jìn)行諧振頻率和阻抗的調(diào)整，其具體方法為：首先采用如上節(jié)所述的理論計(jì)算值，然后根據(jù)在矢量網(wǎng)絡(luò)分析儀上的測(cè)試情況對(duì)串聯(lián)電容和并聯(lián)電容進(jìn)行微調(diào)。

下面闡述如何確定合適的匹配阻抗。首先，匹配阻抗取決于非接觸芯片的發(fā)射電流能力，調(diào)整好的天線的發(fā)射電流需要小于芯片的額定最大電流值。其次，在電流增大過程中，場(chǎng)強(qiáng)不是單調(diào)增大的。通過對(duì)射頻芯片的發(fā)射接口進(jìn)行的電流與阻抗關(guān)系的對(duì)比實(shí)驗(yàn)可以得到電流與阻抗的關(guān)系。阻抗很小、電流很大時(shí)，其場(chǎng)強(qiáng)很小，隨著阻抗的增加，場(chǎng)強(qiáng)隨之增加，在阻抗為30Ω 左右時(shí)場(chǎng)強(qiáng)得到極大值。當(dāng)阻抗進(jìn)一步降低時(shí)，場(chǎng)強(qiáng)開始下降。這樣，可以據(jù)此將天線阻抗調(diào)整到30Ω左右，以期達(dá)到最大場(chǎng)強(qiáng)。

4.2波形

在發(fā)射波形項(xiàng)的認(rèn)證測(cè)試中，Type B波形中的Type B Index 項(xiàng)較難滿足測(cè)試要求，主要原因在于測(cè)試受讀卡器天線與EMV PICC互偶的影響，在不同測(cè)試位置天線各個(gè)參數(shù)變化較大，造成測(cè)試到的結(jié)果也會(huì)差別較大，甚至偏移出測(cè)試要求范圍造成測(cè)試不能通過。在Type B Index項(xiàng)的實(shí)際測(cè)試中可以明顯觀察到EMV PICC在不同的測(cè)試位置對(duì)天線參數(shù)的影響造成Index值隨位置變化。下面對(duì)其原因進(jìn)行分析。首先，需要從Type B Index的產(chǎn)生原理入手，當(dāng)PCD 芯片發(fā)送typeB 信號(hào)時(shí)，電路為非100%調(diào)制狀態(tài)。當(dāng)發(fā)送數(shù)據(jù)1時(shí)，電路狀態(tài)與發(fā)射連續(xù)載波狀態(tài)相同，芯片內(nèi)部的P功率管全部打開，當(dāng)然可根據(jù)輸出功率需求，關(guān)閉部分P功率管，以降低輸出功率。當(dāng)發(fā)送數(shù)據(jù)0時(shí)，通過關(guān)閉更多的P 功率管，使電路發(fā)送數(shù)據(jù)0的輸出功率小于發(fā)送數(shù)據(jù)1的輸出功率，從而實(shí)現(xiàn)輸出信號(hào)的非100%調(diào)制。

當(dāng)空載天線空間內(nèi)放入EMV PICC 時(shí)，可以簡(jiǎn)單等效于一個(gè)并聯(lián)電容加在天線上，這樣天線的諧振頻率點(diǎn)減小。基于一般的天線Smith圖對(duì)稱于零虛部軸的情況，如果13.56MHz 頻率點(diǎn)初始位置位于Smith圖的電感象限內(nèi)，那么加上EMV PICC以后13.56MHz 頻率點(diǎn)的阻抗會(huì)先加大，加大到最大值（即零虛部點(diǎn)）以后又會(huì)減小，直到EMV PICC與天線距離為零，阻抗減到最??；而如果13.56MHz頻率點(diǎn)初始位置位于Smith圖的電容象限內(nèi)，那么加上EMV PICC 以后13.56MHz頻率點(diǎn)的阻抗會(huì)減小，直到EMV PICC 與天線距離為零，阻抗減到最小。這樣，根據(jù)以上兩點(diǎn)的分析，可以得出這樣的結(jié)論：如果希望Type B Index變化率小，滿足EMV L1規(guī)范的要求，就需要Rant 的變化率小，也就是需要天線的13.56MHz頻率點(diǎn)初始位置位于Smi th圖的電容象限內(nèi)的合適的位置。如圖7所示的頻率點(diǎn)m1的位置是一個(gè)通過了測(cè)試、比較合適的例子。

5　總結(jié)

本文針對(duì)目前國(guó)內(nèi)全面推行EMV標(biāo)準(zhǔn)、各金融支付設(shè)備廠商急需對(duì)其產(chǎn)品進(jìn)行升級(jí)過檢的情況，對(duì)金融PCD 通過EMV Level1 analog測(cè)試的難點(diǎn)進(jìn)行理論分析，并結(jié)合實(shí)際的設(shè)計(jì)與調(diào)試，力求給出EMV Level1 analog test快速通過的可行且高效的解決方案。

［1］ EMVCo.EMV?Contac tless Specifications for Payment Systems Book DEMV Contactless Communication Protocol Specification Version 2.3［R］. 2013，2.

［2］ EMVCo.EMVCo? Type Approval Contact less Terminal Leve l1 PCD Ana logue Test Bench and Test Case Requirements Version 2.3.1a［R］. 2013，11.