高速信號采集記錄儀設(shè)計

霍力君　馬珩中國空空導(dǎo)彈研究院

?

高速信號采集記錄儀設(shè)計

霍力君馬珩
中國空空導(dǎo)彈研究院

針對高速信號實時采集存儲的需求，設(shè)計了一種高速信號采集記錄儀。記錄儀通過高速A/D轉(zhuǎn)換器對信號進行采樣，并實時存入NAND FLASH存儲陣列中。為提高數(shù)據(jù)存儲速率，綜合采用并行總線、交錯雙平面頁編程、多級流水線等技術(shù)，大幅提升FLASH的寫入速度。記錄儀可實現(xiàn)8bit、200MSPS的采樣速率，并可將速率為200MB/s的采樣數(shù)據(jù)實時存儲。

高速采樣 高速存儲 NAND FLASH

目前在各工業(yè)領(lǐng)域?qū)?shù)據(jù)采集存儲的需求越來越多，對采集速率和存儲速率的要求也越來越高。特別是在航空航天領(lǐng)域，經(jīng)常要對高速信號進行采集，并將采集數(shù)據(jù)實時存儲在非易失存儲器之中，以便事后分析處理。為滿足需求，本文提出一種高速信號采集記錄儀的設(shè)計方法。采用高速A/D轉(zhuǎn)換器對輸入信號進行200MSPS的高速采樣，然后將采樣數(shù)據(jù)實時存入FLASH存儲陣列中。綜合采用了并行總線、交錯雙平面頁編程、多級流水線等技術(shù)，大幅提升FLASH 的寫入速度，從而實現(xiàn)200MB/s采樣數(shù)據(jù)的實時存儲記錄。

1　系統(tǒng)組成及工作原理

1.1記錄儀系統(tǒng)組

為記錄儀系統(tǒng)組成框圖，記錄儀電路系統(tǒng)主要由FPGA電路、時鐘電路、高速采集電路、高速存儲電路、電源電路、其他外圍電路等組成。FPGA選用Xi l inx公司的XC4VSX55，PLL時鐘芯片選用TI公司CDCF5801A，A/D轉(zhuǎn)換器選用TI公司ADS5547，NAND FLASH存儲芯片選用三星公司K9WAG08U1A，USB控制芯片選用CYPRESS公司CY7C68013A。

1.2記錄儀工作原理

系統(tǒng)的工作原理為：上電后，F(xiàn)PGA首先讀取NOR FLASH中存儲的NAND FLASH壞塊信息，在內(nèi)部RAM中建立壞塊表，之后每次需要對NANDFLASH進行讀寫操作之前，都要先查詢壞塊表，若準備操作的塊為壞塊，則跳到下一塊繼續(xù)查詢，直到找到好塊才進行操作。

當(dāng)需要采集記錄信號時，先通過外接的鍵盤和 LCD顯示模塊設(shè)置采樣參數(shù)。然后記錄儀接收到啟動信號后開始進行采樣記錄，需采樣信號從SMA接口輸入后經(jīng)過差分放大器轉(zhuǎn)換為差分信號，然后進入A/D轉(zhuǎn)換器進行200MSPS采樣，F(xiàn)PGA接收采樣數(shù)據(jù)，采樣4級流水線對NAND FLASH存儲陣列進行寫入操作。此外FPGA還需完成對其他外圍器件的控制。

當(dāng)需要上傳數(shù)據(jù)時，F(xiàn)PGA將數(shù)據(jù)從NAND FLASH 中讀出，通過USB控制芯片將數(shù)據(jù)上傳給上位機。

2　關(guān)鍵技術(shù)

2.1告訴A/D采樣

記錄儀采用的A/D轉(zhuǎn)換器為TI公司的14bit、 210MSPS的高速A/D芯片ADS5547。系統(tǒng)中實際采 用的采樣時鐘頻率為200MHz，由50MHz晶振時鐘 通過CDCF5801A倍頻產(chǎn)生。

ADS5547采用的工作模式為LVDS DDR模式，即在A/D輸出時鐘的下降沿傳輸采樣數(shù)據(jù)的奇位，在上升沿傳輸采樣數(shù)據(jù)的偶位，所以實際數(shù)據(jù)傳輸頻率為400MHz，對于這種高速數(shù)據(jù)傳輸，在PCB設(shè)計時需注意7對差分數(shù)據(jù)線和1對差分時鐘線保持等長，確保跡線傳輸延時相同。

在FPGA數(shù)據(jù)接收模塊的設(shè)計中，直接調(diào)用芯片中的IDDR原語，其在SAME_EDGE 工作模式下的時序正好匹配ADS5547的數(shù)據(jù)輸出時序，所以可將7路DDR數(shù)據(jù)轉(zhuǎn)換為14bi t并行數(shù)據(jù)，考慮到NAND FLASH的寫入速度，在存儲時截取采樣數(shù)據(jù)的高8位，這樣需要存儲數(shù)據(jù)的速率為 200MB/s。

2.2高速數(shù)據(jù)存儲

記錄儀采用的非易失存儲器為三星公司的NANDFLASH芯片K9WAG08U1A，單片容量為2GB。由于單片F(xiàn)LASH的存儲容量和寫入速度有限，所以使用了16片F(xiàn)LASH組成存儲陣列，總?cè)萘繛?2GB，并綜合采用了并行總線、交錯雙平面頁編程、多級流水線等技術(shù)提升寫入速度。

2.1并行總線

為了提升數(shù)據(jù)吞吐量，將N片F(xiàn)LASH芯片的I/O 并行操作，總線寬度增加為單片的N倍，并共用讀寫控制線，這樣可將N片F(xiàn)LASH當(dāng)做一片大位寬 FLASH同時進行讀寫操作，從而可以將寫入速度提升至N倍。在該記錄儀中，是將8片F(xiàn)LASH的I/O并行操作，每片F(xiàn)LASH的數(shù)據(jù)位寬為8bi t，所以總位寬為64bit，寫入速率可提高為單片的8倍。平均數(shù)據(jù)寫入周期只需達到40ns即可實現(xiàn)200MB/s的數(shù)據(jù)速率，滿足FLASH的25ns最小寫入周期要求。

2.2交錯雙平面頁編程

NAND FLASH的寫入操作是以頁為單位進行的，稱為頁編程操作，分為兩階段進行。第一階段為數(shù)據(jù)載入階段，是將數(shù)據(jù)先寫入到頁寄存器中，第二階段為編程階段，是將數(shù)據(jù)從頁寄存器中真正編程到FLASH的存儲單元之中。數(shù)據(jù)載入頁寄存器時最高速率可達到40MB/s（單片），但數(shù)據(jù)編程階段所需時間為200～，若等待一頁編程完成之后再進行下一頁數(shù)據(jù)的載入會嚴重降低數(shù)據(jù)寫入速率。為充分利用編程階段的時間，并且增加數(shù)據(jù)載入時間 以便于流水線操作，采用了交錯雙平面頁編程方法。

每片K9WAG08U1A實際上是由2片 K9K8G08U0A組成，而每片K9K8G08U0A又由2片 K9F4G08U0A組成，每片K9F4G08U0A又由2個2Gb的存儲平面組成，每個存儲平面有獨立的2112字節(jié)頁寄存器，因此可實現(xiàn)雙平面頁編程操作，而2片 K9F4G08U0A之間可以實現(xiàn)交替操作。K9K8G08U0A存儲平面，Plane0和Plane1 組成第1片K9F4G08U0A，Plane2和Plane3組成第2片K9F4G08U0A。

當(dāng)進行FLASH編程操作時，先發(fā)送雙平面編程指令，然后Plane0和Plane1進行數(shù)據(jù)載入，載入完成后進入編程階段。此時無需等待編程結(jié)束，直接對 Plane2和Plane3繼續(xù)進行數(shù)據(jù)載入，即可實現(xiàn)交錯雙平面頁編程。

2.3多級流水線

運用交錯雙平面頁編程方式后，可以連續(xù)進行4 頁的數(shù)據(jù)載入操作，但載入完成后整片K9WA G08U1A的4個平面都將進入編程階段，無法繼續(xù)進行操作。為了實現(xiàn)數(shù)據(jù)的連續(xù)載入，采用了多級流水線技術(shù)。實現(xiàn)流水線操作首先要對FLASH存儲陣列進行分組。由于每片F(xiàn)LASH是由2片K9K8G08U0A組成，所以存儲陣列可以看作由32片K9K8G08U0A組成，把每8片 K9K8G08U0A分為一組，在讀寫時并行操作，這樣整個存儲陣列分為四組。

FLASH進行寫入時，首先通過片選信號選中第1組FLASH，進行數(shù)據(jù)載入操作，載入完成后，該組FLASH進入編程階段，此時切換片選信號，選中第2組FLASH，繼續(xù) 進行數(shù)據(jù)載入，依此類推。由于采用了交錯雙平面頁編程方式，所以每個載入過程可以載入4頁的數(shù)據(jù)，而采用并行總線之后，位寬為64bit，即每個寫周期可寫入8Bytes的數(shù)據(jù)，按照200MB/s的數(shù)據(jù)速率計算。當(dāng)?shù)?組FLASH的載入過程完成后，距離第1組 FLASH開始編程時已過去983μs，大于最長編程時間 700μs，所以第1組可繼續(xù)開始數(shù)據(jù)載入操作。通過流水線操作，實現(xiàn)了數(shù)據(jù)的連續(xù)載入，從而大幅提高了寫入速度，實現(xiàn)了200MB/s的數(shù)據(jù)存儲速率。

3　試驗驗證

為驗證記錄儀的性能，進行了數(shù)據(jù)采集試驗。試驗中采用信號發(fā)生器產(chǎn)生周期為100ns的正弦信號輸入記錄儀，記錄儀對其進行實時采集存儲，采集時間為5s，即產(chǎn)生的數(shù)據(jù)量為1GB。采集完成后，在上位機軟件中發(fā)出上傳指令讀取FLASH中的數(shù)據(jù)，并通過USB接口上傳到上位機形成二進制數(shù)據(jù)文件。然后截取其中的一段波形進行顯示。

正弦信號的每個周期對應(yīng)20 個點，而采樣周期為5ns，所以20個點為100ns，與設(shè)置的信號周期相一致，說明記錄儀實現(xiàn)了200MSPS的采樣速率和200MB/s的數(shù)據(jù)存儲速率。

4　結(jié)論

設(shè)計了一種高速信號采集記錄儀，該記錄儀可實現(xiàn)8bit，200MSPS的采樣率，并可對采樣數(shù)據(jù)實時存儲。其電路系統(tǒng)可由單板實現(xiàn)，具有體積小，便于攜帶和應(yīng)用的優(yōu)點。該記錄儀適用于各種需要高速信號采集的場合，應(yīng)用前景廣泛。

［1］郇弢，張會新，梁永剛. 基于FPGA的高速固態(tài)存儲器的設(shè)計與實現(xiàn)［J］.科學(xué)技術(shù)與工程，2013， 13（24）：7185-7189

［2］魏敏，劉文怡，王金陵.基于交叉雙平面技術(shù)的圖像采集存儲系統(tǒng)［J］.電視技術(shù)，2013，37（15）：63-66

［3］嚴帥.雙通道高速數(shù)據(jù)記錄器中關(guān)鍵技術(shù)的研究［D］.太原：中北大學(xué)，2012

［4］朱知博.基于NAND FLASH的高速大容量存儲系統(tǒng)設(shè)計［J］.現(xiàn)代電子技術(shù)，2011，34（8）：170-173