計及熱阻與發(fā)射極電感匹配的并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫均衡方法

范迦羽 鄭飛麟 王耀華 李學(xué)寶 崔 翔

計及熱阻與發(fā)射極電感匹配的并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫均衡方法

范迦羽1鄭飛麟1王耀華2李學(xué)寶1崔 翔1

（1. 新能源電力系統(tǒng)國家重點實驗室（華北電力大學(xué)）北京 102206 2. 先進輸電技術(shù)國家重點實驗室（全球能源互聯(lián)網(wǎng)研究院有限公司）北京 102209）

在大量芯片并聯(lián)的IGBT器件內(nèi)部，熱阻和發(fā)射極寄生電感是決定芯片穩(wěn)態(tài)結(jié)溫分布的關(guān)鍵參數(shù)。因此，合理設(shè)計芯片并聯(lián)支路的熱阻和發(fā)射極寄生電感，對均衡并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫非常重要。為此，該文首先建立兩IGBT并聯(lián)芯片的電熱模型，研究并聯(lián)IGBT芯片動態(tài)損耗與結(jié)溫、發(fā)射極寄生電感之間的規(guī)律。并通過瞬態(tài)電熱耦合計算，研究熱阻和發(fā)射極寄生電感對并聯(lián)芯片結(jié)溫分布的影響。在此基礎(chǔ)上，提出計及熱阻與發(fā)射極電感匹配的并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫均衡方法，可通過聯(lián)立方程得到熱阻或發(fā)射極寄生電感的參考值，從而避免復(fù)雜的電熱瞬態(tài)計算。最后以兩IGBT并聯(lián)芯片為例，給出不同工作頻率下并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫，表明了該文所提穩(wěn)態(tài)結(jié)溫均衡方法的有效性。

并聯(lián)IGBT芯片 熱阻 發(fā)射極寄生電感 穩(wěn)態(tài)結(jié)溫均衡方法

0 引言

為滿足高壓柔性裝備的功率需求，絕緣柵雙極型晶體管（Insulated Gate Bipolar Transistor, IGBT）芯片常被大規(guī)模并聯(lián)使用[1]。而芯片并聯(lián)回路寄生電感、熱阻等封裝參數(shù)的差異，會引起并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫分布不均[2-3]。若器件長期工作在此環(huán)境下，不僅會影響封裝材料的使用壽命和絕緣材料的絕緣性能[4]，也會加速芯片的老化[5-6]。工程中往往采用降額運行的方法，以減小并聯(lián)芯片穩(wěn)態(tài)結(jié)溫不均對柔性裝備的危害，導(dǎo)致器件性能沒有得到充分發(fā)揮。因此，并聯(lián)IGBT芯片的穩(wěn)態(tài)結(jié)溫分布不均，已經(jīng)成為了高壓柔性裝備功率密度和可靠性提升亟待解決的關(guān)鍵問題。

目前，國內(nèi)外學(xué)者針對器件內(nèi)部并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫開展了大量理論和實驗工作。2020年，華北電力大學(xué)的Zhang Yiming等提出了時序電參數(shù)法，研究了壓接型IGBT器件內(nèi)部芯片的穩(wěn)態(tài)的結(jié)溫分布[7]。研究表明，在低頻換相時，影響器件內(nèi)部穩(wěn)態(tài)結(jié)溫分布的主要因素是芯片通態(tài)管壓降和各芯片散熱支路的熱阻。

與低頻工況不同，當IGBT器件工作在中高頻工況時，隨著器件工作頻率的升高，影響并聯(lián)IGBT芯片換相損耗的關(guān)鍵參數(shù)變?yōu)樾酒髦返陌l(fā)射極寄生電感和封裝熱阻。2015年，ABB公司的Chen Nan等研究了IGBT器件匯流母排結(jié)構(gòu)對器件開關(guān)損耗的影響[8]。之后，華北電力大學(xué)的顧妙松等提出，匯流母排的空間布局會影響各芯片支路發(fā)射極寄生電感，從而引起IGBT器件內(nèi)部并聯(lián)芯片的動態(tài)不均流[9]。2020年，華北電力大學(xué)的Zhang Yiming等研究了壓接型IGBT器件的熱網(wǎng)絡(luò)模型，與實驗的溫升結(jié)果有很好的一致性[10]。在實際換相運行中，器件的發(fā)射極寄生電感和封裝熱阻共同決定了并聯(lián)IGBT芯片的穩(wěn)態(tài)結(jié)溫分布。2017年，浙江大學(xué)的Tang Yunyu等研究了并聯(lián)IGBT器件的寄生電感和熱阻對器件并聯(lián)器件損耗的影響[11]，其研究表明，并聯(lián)器件的穩(wěn)態(tài)結(jié)溫差會因封裝寄生電感不同而出現(xiàn)顯著差異。

但由于并聯(lián)IGBT芯片復(fù)雜的損耗特性，且受限于測量手段，大部分學(xué)者通常采用仿真的方法研究中高頻工況下并聯(lián)IGBT芯片的穩(wěn)態(tài)結(jié)溫分布問題。1997年，A. Analogy公司的A. Mantooth等提出了IGBT器件的瞬態(tài)電熱耦合模型[12]，A. Mantooth的工作結(jié)合了A. Hefner提出的IGBT芯片電熱模型[13]，與器件封裝的Cauer熱網(wǎng)絡(luò)模型[14]，系統(tǒng)研究了IGBT器件封裝參數(shù)對器件換相運行的影響。此后，這類電熱耦合模型被廣泛地應(yīng)用于IGBT器件的換相過程分析[15]。但是，器件的換相過程在微秒時間尺度，而器件的熱時間常數(shù)則為幾秒甚至十幾秒。器件熱時間常數(shù)隨其功率等級的不斷增加，瞬態(tài)電熱模型存在效率低、計算速度慢的問題，浪費了大量計算資源。

此外，在中高頻工況下，并聯(lián)芯片結(jié)溫分布不均帶來的危害也更大。一方面，并聯(lián)芯片電流分配不均會危害到器件的安全工作區(qū)，導(dǎo)致器件的過電流失效[16]；另一方面，電流不均引起的損耗差異，會導(dǎo)致并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫不同，限制器件的最大工作電流，從而降低器件的功率密度與短路電流承受能力[17-18]。所以，在器件封裝設(shè)計時應(yīng)權(quán)衡考慮并聯(lián)器件的電流均衡和溫度均衡問題，本文重點關(guān)注并聯(lián)IGBT芯片動態(tài)不均流對其穩(wěn)態(tài)結(jié)溫分布的影響。

因此，為實現(xiàn)并聯(lián)IGBT芯片的穩(wěn)態(tài)結(jié)溫的均衡調(diào)控，并改善瞬態(tài)電熱仿真方法計算速度慢的問題，本文首先利用并聯(lián)IGBT芯片電熱模型，研究了并聯(lián)各芯片動態(tài)損耗與結(jié)溫、發(fā)射極寄生電感的關(guān)系，并分析了熱阻和發(fā)射極寄生電感對并聯(lián)芯片穩(wěn)態(tài)結(jié)溫的影響。而后提出了并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫均衡方法，通過聯(lián)立方程得到芯片熱阻和發(fā)射極寄生電感的參考值，從而避免了復(fù)雜的電熱耦合計算。最后以并聯(lián)兩IGBT芯片為例，文中給出了不同工作頻率下熱阻和發(fā)射極寄生電感的匹配關(guān)系，展示了本文方法的有效性。

1 并聯(lián)IGBT芯片的動態(tài)損耗特性

1.1 并聯(lián)芯片損耗的影響因素

IGBT芯片作為溫敏元件，其電氣參數(shù)受芯片結(jié)溫影響很大，如IGBT芯片的通態(tài)管壓降、柵極閾值電壓和跨導(dǎo)等參數(shù)。工程中，通常建立IGBT芯片的行為模型如圖1所示，以研究芯片損耗和芯片外部換相條件（直流母線電壓、負載電流、溫度）的關(guān)系。

圖1 IGBT芯片的行為模型

圖1中，ge、gc、ce分別為IGBT芯片柵-射極、柵-集極、集-射極間的電容，IGBT的極間電容受直流母線電壓影響較大，在不同溫度下變化可忽略不計。除此之外，g為IGBT芯片串聯(lián)的柵極內(nèi)阻，b為IGBT芯片的基區(qū)等效電阻，用以等效IGBT通態(tài)時的電導(dǎo)調(diào)制效應(yīng)。mos和p分別為IGBT芯片的溝道電流和空穴電流，可以反映IGBT器件的轉(zhuǎn)移特性和輸出特性。

在不同溫度點下，通過設(shè)置不同的柵極電阻、基區(qū)等效電阻、跨導(dǎo)、柵極閾值電壓、通態(tài)管壓降、電流放大倍數(shù)等參數(shù)，可以仿真得到IGBT芯片的換相特性。同時，通過插值法建立芯片電氣參數(shù)與溫度的數(shù)學(xué)關(guān)系，可模擬IGBT芯片結(jié)溫上升過程中芯片的電氣特性。因此，當并聯(lián)IGBT芯片工作在不同結(jié)溫下時，上述芯片參數(shù)的不同會引起芯片的動態(tài)不均流，從而導(dǎo)致并聯(lián)芯片的動態(tài)損耗不同。

在IGBT器件的內(nèi)部，并聯(lián)的IGBT芯片由匯流母排和綁定線等金屬導(dǎo)體實現(xiàn)電氣連接。在IGBT器件的開關(guān)過程中，這些金屬導(dǎo)體的寄生電感對并聯(lián)IGBT的換相過程影響很大。尤其當并聯(lián)芯片的發(fā)射極寄生電感不同時，并聯(lián)芯片的柵-射極電壓也不同，從而影響并聯(lián)芯片的動態(tài)損耗。為研究發(fā)射極寄生電感對并聯(lián)芯片損耗特性的影響，在IGBT芯片行為模型的基礎(chǔ)上，建立兩IGBT并聯(lián)芯片等效電路模型如圖2所示。

圖2 兩IGBT并聯(lián)芯片的等效電路模型

圖2展示了兩IGBT并聯(lián)芯片的等效電路，圖中，load為續(xù)流二極管并聯(lián)負載電感。cc和gate分別為IGBT器件的直流母線電壓和柵極驅(qū)動電壓。g1和g2分別為并聯(lián)芯片IGBT1和芯片IGBT2的驅(qū)動?xùn)艠O電阻。bus為IGBT器件中集電極匯流母排的寄生電感，c1和c2為各并聯(lián)芯片集電極支路的寄生電感。同理，e1和e2為各并聯(lián)芯片發(fā)射極支路的寄生電感。表1列出了并聯(lián)IGBT芯片電路模型中的部分參數(shù)。在表1中，驅(qū)動?xùn)艠O電阻g1和g2均為20W，母排的寄生電感bus=40nH，集電極寄生電感c1=c2=20nH。

表1 并聯(lián)IGBT芯片電路模型中部分參數(shù)

Tab.1 Partial parameters in parallel IGBT chips model

并聯(lián)IGBT芯片的發(fā)射極寄生電感e不僅會因器件內(nèi)部的封裝布局不對稱而不同，且器件外部的匯流母排對器件發(fā)射極支路的互感不同也會導(dǎo)致并聯(lián)芯片的動態(tài)不均流。當并聯(lián)芯片的發(fā)射極寄生電感不同時，會直接影響到各并聯(lián)芯片的柵-射極電壓。所以，其對并聯(lián)芯片換相過程的影響需要關(guān)注[19]。

1.2 并聯(lián)芯片動態(tài)損耗的擬合公式

當IGBT器件在實際運行時，由于其內(nèi)部封裝布局的不對稱，并聯(lián)的芯片的損耗同時受溫度和發(fā)射極寄生電感的影響。在兩IGBT芯片并聯(lián)的等效電路模型中，并聯(lián)芯片的直流母線電壓1.5kV，總負載電流100A。當芯片IGBT2的發(fā)射極寄生電感e2=20nH時，圖3利用并聯(lián)IGBT芯片的等效電路模型研究了IGBT芯片動態(tài)損耗的影響因素，并給出了動態(tài)損耗和溫度、發(fā)射極寄生電感的關(guān)系。

圖3 并聯(lián)IGBT芯片動態(tài)損耗與結(jié)溫和發(fā)射極寄生電感的關(guān)系

圖3中，并聯(lián)芯片的動態(tài)損耗隨芯片結(jié)溫的升高而增加。圖3a中，由于寄生電感影響芯片的開關(guān)速度，芯片IGBT1的動態(tài)損耗隨著e1的增加而減小。當并聯(lián)芯片工作在25℃，e1=20nH時，芯片IGBT1的動態(tài)損耗為70mJ；當e1=50nH時，芯片IGBT1的動態(tài)損耗減小至62mJ。對應(yīng)地，芯片IGBT2的動態(tài)損耗隨e1的增加而增加。當并聯(lián)芯片工作在100℃，e1=20nH時，芯片IGBT2的動態(tài)損耗為82mJ；當e1=50nH時，動態(tài)損耗達到了96mJ。

綜上所述，可得芯片IGBT1的動態(tài)損耗的擬合表達式為

同理，芯片IGBT2動態(tài)損耗的擬合表達式為

并聯(lián)芯片動態(tài)損耗的擬合結(jié)果與計算結(jié)果的對比見附表1和附表2。擬合式（1）、式（2）和圖3中結(jié)果的最大相對誤差在3%以內(nèi)，驗證了擬合公式的有效性。

不同溫度下并聯(lián)IGBT芯片的動態(tài)損耗是IGBT芯片重要的特性，決定了中高頻工況下并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫分布。實際工程中，根據(jù)動態(tài)損耗擬合表達式（1）、式（2），不僅有助于分析IGBT芯片的電熱特性，也可以為芯片的封裝設(shè)計提供參考。

2 熱阻與發(fā)射極寄生電感對并聯(lián)芯片穩(wěn)態(tài)結(jié)溫的影響

在中高頻工況下，并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫分布主要取決于芯片的動態(tài)損耗和封裝熱阻。如第1節(jié)所述，在換相過程中，由于測量手段受限，難以研究芯片的動態(tài)損耗與封裝寄生電感和熱阻間復(fù)雜的關(guān)系。因此，研究人員通常建立IGBT芯片的瞬態(tài)電熱耦合模型開展并聯(lián)芯片穩(wěn)態(tài)結(jié)溫的研究。

2.1 瞬態(tài)電熱耦合仿真方法

瞬態(tài)IGBT芯片的電熱耦合仿真方法將第1節(jié)中介紹的IGBT芯片的電熱模型和熱網(wǎng)絡(luò)模型結(jié)合，進行電熱的實時仿真計算。一方面芯片的換相損耗作為熱路模型的熱源；另一方面封裝的熱容熱阻參數(shù)也決定了芯片的運行結(jié)溫。圖4給出了兩IGBT芯片并聯(lián)的瞬態(tài)電熱耦合仿真原理[11]。

圖4 并聯(lián)IGBT芯片電熱模型原理

圖4中，瞬態(tài)IGBT芯片的電熱耦合模型，被廣泛應(yīng)用于IGBT芯片和器件的連續(xù)換相運行分析。并聯(lián)IGBT芯片的電熱模型由電路模型和熱路模型兩部分組成。電路模型部分中，并聯(lián)芯片的換相條件（直流母線電壓、負載電流、工作頻率等）、并聯(lián)芯片電路參數(shù)（柵極電阻、各支路寄生電感等）和IGBT芯片參數(shù)（芯片結(jié)溫、通態(tài)管壓降、閾值電壓等）決定了芯片在換相中的損耗功率loss1和loss2。熱路模型部分，IGBT芯片作為封裝熱網(wǎng)絡(luò)的熱源，其芯片結(jié)溫溫度由芯片發(fā)熱功率和芯片散熱路徑的熱容熱阻決定。

在IGBT芯片瞬態(tài)電熱耦合仿真模型中，通過電路模型計算得到給定條件下時刻并聯(lián)IGBT芯片的動態(tài)損耗功率，并結(jié)合并聯(lián)芯片的封裝熱容熱阻參數(shù)，得到+D時刻IGBT芯片的結(jié)溫。隨著芯片升溫時間逐漸增加，熱容對芯片結(jié)溫的影響變小，芯片最終運行在穩(wěn)態(tài)結(jié)溫。

所以，不論是并聯(lián)芯片封裝熱阻導(dǎo)致的芯片結(jié)溫不同，還是并聯(lián)芯片各支路的寄生電感差異，都會引起并聯(lián)芯片的動態(tài)不均流，從而影響并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫分布。

2.2 并聯(lián)芯片穩(wěn)態(tài)結(jié)溫的影響因素研究

當并聯(lián)芯片的發(fā)射極寄生電感e1和e2均為20nH，芯片IGBT1的封裝熱阻thjc1=0.573℃/W，芯片IGBT2的封裝熱阻thjc2=0.742 3℃/W時，設(shè)置計算起始溫度為25℃。根據(jù)瞬態(tài)電熱耦合模型得到的并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫分布如圖5所示。

圖5 不同熱阻對并聯(lián)芯片穩(wěn)態(tài)結(jié)溫的影響

圖5中，由于封裝中熱容參數(shù)的影響，并聯(lián)芯片的結(jié)溫在約5s后達到穩(wěn)定。當封裝熱阻相差30%，芯片的工作頻率為1.25kHz時，芯片IGBT1的結(jié)溫穩(wěn)定在94.8℃，而芯片IGBT2的結(jié)溫則穩(wěn)定在105.8℃，最終并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫差達到了11℃。從放大圖中可知，因為熱容的儲熱效應(yīng)，器件在每次換相過程中，都存在0.8℃左右的溫度波動。由此可知，當并聯(lián)器件的寄生電感參數(shù)相同時，封裝熱阻更大的芯片將具有更高的動態(tài)損耗，同時將工作在更高的結(jié)溫下。

類似地，當并聯(lián)芯片的封裝熱阻都為0.573℃/W，芯片IGBT2的發(fā)射極寄生電感e2=20nH時，不同發(fā)射極寄生電感e1對芯片IGBT2的穩(wěn)態(tài)結(jié)溫的影響如圖6所示。

圖6 不同發(fā)射極寄生電感Le1對芯片IGBT2結(jié)溫的影響

圖6中，設(shè)置計算的初始溫度為25℃，當并聯(lián)芯片的發(fā)射極寄生電感e1=20nH時，并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫為94.1℃，隨著芯片IGBT1的發(fā)射極寄生電感e1不斷增加，芯片IGBT2的穩(wěn)態(tài)結(jié)溫也會因芯片動態(tài)損耗的增加而略有增加。當e1=50nH時，芯片IGBT2的穩(wěn)態(tài)結(jié)溫為97.5℃。由此可見，發(fā)射極寄生電感e1引起的動態(tài)不均流雖會導(dǎo)致芯片IGBT2動態(tài)損耗功率loss2的增加，并且導(dǎo)致芯片IGBT2的穩(wěn)態(tài)結(jié)溫升高。但在并聯(lián)芯片封裝熱阻相同的情況下，不同發(fā)射極寄生電感對并聯(lián)芯片間的最高穩(wěn)態(tài)結(jié)溫的影響較小。

器件實際運行中，發(fā)射極寄生電感和熱阻共同影響并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫，圖7給出了在封裝熱阻不同時，發(fā)射極寄生電感對并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫的影響。

圖7 封裝參數(shù)不匹配時并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫分布

圖7中，當并聯(lián)芯片的封裝熱阻thjc2比thjc1高30%，發(fā)射極寄生電感e1和e2相同時，并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫差為11℃。隨著芯片IGBT1發(fā)射極寄生電感e1的增加，芯片IGBT1的動態(tài)損耗功率loss1明顯下降。因此，從圖7中可知，芯片IGBT1的穩(wěn)態(tài)結(jié)溫會隨著e1的增加而下降。芯片IGBT2的穩(wěn)態(tài)結(jié)溫隨發(fā)射極寄生電感e1的增加而明顯增加。同理，并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫差會隨著發(fā)射極寄生電感差De的增大而增加。當De=30nH時，并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫差增大至22.3℃。

綜上所述，通過并聯(lián)IGBT芯片的瞬態(tài)電熱耦合仿真可知，當并聯(lián)芯片的封裝熱阻相同時，發(fā)射極寄生電感不同對芯片間的最高穩(wěn)態(tài)結(jié)溫影響不大。但當并聯(lián)芯片封裝熱阻不同時，發(fā)射極寄生電感的差異會放大封裝熱阻造成的穩(wěn)態(tài)結(jié)溫差，且導(dǎo)致并聯(lián)芯片間的最高結(jié)溫大幅增加，進一步限制并聯(lián)芯片的安全工作區(qū)。因此，在器件封裝設(shè)計中，應(yīng)首先盡可能保證器件的封裝熱阻一致。當器件的封裝熱阻不同時，也應(yīng)避免封裝熱阻和發(fā)射極寄生電感的參數(shù)不匹配，以保證并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫的均衡。

雖然瞬態(tài)電熱耦合仿真方法通過結(jié)合IGBT芯片的電路模型和封裝熱容熱阻的熱網(wǎng)絡(luò)模型，可被用于研究并聯(lián)IGBT芯片和器件在實際換相運行時的電熱特性。但是對于調(diào)控并聯(lián)IGBT芯片的穩(wěn)態(tài)結(jié)溫而言，考慮熱容儲熱效應(yīng)的瞬態(tài)電熱耦合仿真方法存在計算效率低、計算速度慢等問題。尤其當功率器件的熱時間常數(shù)隨其功率等級的增大而不斷增加，這一矛盾更加尖銳。其核心在于，并聯(lián)芯片動態(tài)損耗與封裝熱阻、發(fā)射極寄生電感間相互作用，其關(guān)系尚不明確。為此，本文通過建立熱阻與發(fā)射極寄生電感匹配關(guān)系，提出了并聯(lián)IGBT芯片的穩(wěn)態(tài)結(jié)溫均衡方法。

3 并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫的均衡方法

3.1 并聯(lián)芯片穩(wěn)態(tài)結(jié)溫的均衡方法

IGBT器件內(nèi)部的封裝熱容主要影響IGBT芯片的升溫過程，因此，并聯(lián)IGBT芯片的穩(wěn)態(tài)結(jié)溫分布與熱容無關(guān)。為研究并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫和封裝熱阻、發(fā)射極寄生電感之間的關(guān)系，建立了并聯(lián)IGBT芯片的等效熱阻網(wǎng)絡(luò)如圖8所示。

圖8中，loss1和loss2分別為芯片IGBT1和芯片IGBT2的動態(tài)損耗功率，j1和j2則為芯片IGBT1和芯片IGBT2的穩(wěn)態(tài)結(jié)溫，thjc1和thjc2為芯片IGBT1和芯片IGBT2的結(jié)到殼熱阻。兩只并聯(lián)的IGBT芯片被放置于同一散熱器上，heatsink為散熱器熱阻。

圖8 并聯(lián)IGBT芯片的等效熱阻網(wǎng)絡(luò)

本文重點關(guān)注芯片封裝熱阻thjc和發(fā)射極寄生電感e對并聯(lián)芯片穩(wěn)態(tài)結(jié)溫j的影響。當并聯(lián)的IGBT芯片工作在中高頻工況下，此時芯片的升溫主要取決于其動態(tài)損耗功率。因此，當IGBT2的發(fā)射極寄生電感e2為固定值時，散熱器表面溫度A、芯片結(jié)溫和環(huán)境溫度a之間的關(guān)系可表示為

將式（3）代入式（4）和式（5）中，可得

將式（5）減式（4）可得

從式（7）和第2節(jié)的瞬態(tài)仿真結(jié)果可知，當發(fā)射極寄生電感e1增加時，雖然芯片IGBT2的動態(tài)損耗功率loss2明顯增加，但是并聯(lián)芯片的總動態(tài)損耗功率卻變化不大。因此，當并聯(lián)芯片熱阻相同時，發(fā)射極寄生電感對芯片的結(jié)溫改變影響不大。同時，從式（8）可知，當并聯(lián)IGBT芯片的封裝熱阻不同時，發(fā)射極寄生電感造成的芯片動態(tài)損耗差異會惡化并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫。一方面限制了芯片的性能；另一方面也不利于并聯(lián)芯片長期可靠運行，因此，需要對并聯(lián)芯片封裝的熱阻和寄生電感進行匹配。

當芯片IGBT1與芯片IGBT2的穩(wěn)態(tài)結(jié)溫均衡，且均為je時，式（8）可改寫為

同時，并聯(lián)IGBT芯片的動態(tài)損耗功率可以表示為

同理，可將式（7）改寫為

將式（10）代入式（12）中，可得

由此，式（11）和式（13）得到了當保持并聯(lián)芯片穩(wěn)態(tài)結(jié)溫均衡條件時，芯片動態(tài)損耗、發(fā)射極寄生電感e1和封裝熱阻的匹配關(guān)系。當并聯(lián)芯片的動態(tài)損耗特性已知時，根據(jù)并聯(lián)芯片的封裝熱阻thjc1、thjc2和heatsink，聯(lián)立式（11）和式（13）即可得到不同頻率下并聯(lián)IGBT芯片封裝寄生參數(shù)。當并聯(lián)芯片的封裝寄生電感已知時，同理，可以得到穩(wěn)態(tài)結(jié)溫均衡時匹配的發(fā)射極寄生電感。綜上所述，可以通過解方程得到并聯(lián)芯片封裝的匹配參數(shù)，且此時并聯(lián)芯片的穩(wěn)定結(jié)溫為je。所以，通過求解式（11）和式（13）可直接得到并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫和匹配的封裝熱阻或發(fā)射極寄生電感，從而實現(xiàn)并聯(lián)芯片穩(wěn)態(tài)結(jié)溫的均衡。該方法通過擬合建立芯片動態(tài)損耗和結(jié)溫、發(fā)射極寄生電感之間的關(guān)系。由于所提方法不考慮芯片升溫過程及熱容參數(shù)的影響，從而避免了復(fù)雜的瞬態(tài)電熱耦合計算。

3.2 熱阻和發(fā)射極寄生電感的匹配關(guān)系

從3.1節(jié)的分析可知，式（11）和式（13）建立了封裝熱阻和發(fā)射極寄生電感的匹配關(guān)系。根據(jù)本文提出的并聯(lián)型芯片穩(wěn)態(tài)結(jié)溫的均衡方法，當并聯(lián)IGBT芯片損耗的電熱特性已知時，可以直接通過聯(lián)立方程組解得并聯(lián)芯片的熱阻或發(fā)射極寄生電感，從而避免復(fù)雜的電熱耦合計算。

以兩IGBT芯片并聯(lián)為例，將式（1）和式（2）代入式（11）和式（13）中，可聯(lián)立方程得并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫相同時的封裝參數(shù)匹配關(guān)系。圖9展示了0.6kHz頻率下IGBT芯片封裝熱阻和發(fā)射極寄生電感的匹配關(guān)系。

圖9 0.6kHz下寄生電感和熱阻的參數(shù)匹配關(guān)系

當并聯(lián)IGBT芯片的工作頻率為0.6kHz時，圖9中給出了匹配條件下發(fā)射極寄生電感隨熱阻的變化關(guān)系即對應(yīng)的穩(wěn)態(tài)均衡結(jié)溫。當thjc1=0.573℃/W，芯片IGBT2的發(fā)射極寄生電感e2=20nH時，為保證并聯(lián)IGBT芯片的穩(wěn)態(tài)結(jié)溫相同，芯片IGBT1的發(fā)射極寄生電感e1隨著芯片IGBT2的熱阻thjc2增加而增加。當thjc2=0.6℃/W，對應(yīng)的發(fā)射極寄生電感e1=23.77nH，此時并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫為82.6℃。當thjc2=0.744 3℃/W時，為保證并聯(lián)芯片結(jié)溫相同，芯片IGBT1應(yīng)匹配47nH的發(fā)射極寄生電感，對應(yīng)的穩(wěn)態(tài)結(jié)溫為87.8℃。類似地，當并聯(lián)IGBT芯片工作在0.7kHz頻率的工況下時，其寄生電感和熱阻的參數(shù)匹配關(guān)系和對應(yīng)的穩(wěn)態(tài)均衡結(jié)溫如圖10所示。

對比不同頻率下的結(jié)果可知，隨著芯片工作頻率的升高，并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫也隨之增加。當thjc2=0.657℃/W，芯片工作在0.6kHz時，并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫為84.76℃；當芯片工作在0.7kHz時，對應(yīng)的穩(wěn)態(tài)結(jié)溫升高到96.53℃。相比于瞬態(tài)電熱耦合計算方法，本文所提的并聯(lián)芯片穩(wěn)態(tài)結(jié)溫均衡方法利用并聯(lián)芯片動態(tài)損耗的電熱特性，可以直接得到不同工作頻率下寄生電感和熱阻的參數(shù)匹配關(guān)系，避免了復(fù)雜的電熱耦合計算。但需要注意的是，硅基IGBT芯片無法長期工作在125℃以上，且并聯(lián)芯片的結(jié)溫會隨芯片工作頻率的增加而增加。所以，當并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫高于125℃時，本文所提方法雖能給出寄生電感和熱阻的匹配關(guān)系，卻無太大參考意義[20]。

圖10 0.7kHz下寄生電感和熱阻的參數(shù)匹配關(guān)系

隨著功率器件內(nèi)部并聯(lián)芯片數(shù)目的不斷增加，傳統(tǒng)電熱仿真對于器件內(nèi)部并聯(lián)芯片穩(wěn)態(tài)結(jié)溫的改進是有限的。相比之下，根據(jù)并聯(lián)芯片穩(wěn)態(tài)結(jié)溫建立的封裝參數(shù)匹配關(guān)系，不僅可以節(jié)省大量計算資源，同時能更全面地優(yōu)化器件的封裝布局。因此，當并聯(lián)芯片的封裝熱阻和寄生電感因空間布局無法保證相同時，利用本文所提方法可以優(yōu)化并聯(lián)芯片穩(wěn)態(tài)的結(jié)溫分布，從而提升器件的長期運行可靠性。

4 結(jié)論

本文主要研究了計及熱阻與發(fā)射極寄生電感匹配的并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫均衡的調(diào)控方法。主要結(jié)論如下：

1）建立了并聯(lián)IGBT芯片的電熱模型，研究了并聯(lián)芯片結(jié)溫、發(fā)射極寄生電感與并聯(lián)芯片動態(tài)損耗的關(guān)系。提出并聯(lián)芯片的動態(tài)損耗擬合公式，公式計算結(jié)果與模型結(jié)果的誤差小于3%，具有很好的有效性。

2）獲得了IGBT芯片的封裝熱阻、發(fā)射極寄生電感對并聯(lián)芯片穩(wěn)態(tài)結(jié)溫的影響規(guī)律。結(jié)果表明，發(fā)射極寄生電感對并聯(lián)芯片間的最高穩(wěn)態(tài)結(jié)溫影響較小，但當并聯(lián)芯片封裝熱阻不同時，發(fā)射極寄生電感引起的動態(tài)不均流會惡化并聯(lián)芯片的穩(wěn)態(tài)結(jié)溫分布，導(dǎo)致并聯(lián)芯片間的最高結(jié)溫大幅增加，進而限制并聯(lián)芯片的安全工作區(qū)。

3）提出了并聯(lián)IGBT芯片穩(wěn)態(tài)結(jié)溫均衡的方法。本文方法根據(jù)不同結(jié)溫下并聯(lián)IGBT芯片的動態(tài)損耗，通過聯(lián)立方程組得到匹配的熱阻和電感參數(shù)，實現(xiàn)了并聯(lián)芯片穩(wěn)態(tài)結(jié)溫均衡。由于所提方法不考慮芯片升溫過程及熱容參數(shù)的影響，從而避免了復(fù)雜的IGBT瞬態(tài)電熱耦合計算。

并聯(lián)芯片IGBT1和IGBT2在不同條件下動態(tài)損耗的擬合結(jié)果和仿真計算結(jié)果對比見附表1和附表2。其中，擬合公式如式（1）和式（2）所示。

附表1 芯片IGBT1動態(tài)損耗計算值與擬合值對比

App.Tab.1 The comparsions of dynamic losses between the simluation results and fitting ones of IGBT1

Le1/nH損耗/mJ 25℃50℃75℃100℃ 20計算值70.272.677.480.9 擬合值69.972.776.481.1 30計算值67.26973.979.1 擬合值67.069.973.978.8 40計算值63.666.67175.8 擬合值64.167.171.376.5 50計算值61.564.669.374.4 擬合值61.164.468.774.2

附表2 芯片IGBT2動態(tài)損耗計算值與擬合值對比

App.Tab.2 The comparsions of dynamic losses between the simluation results and fitting ones of IGBT2

Le1/nH損耗/mJ 25℃50℃75℃100℃ 20計算值70.272.677.480.9 擬合值70.773.477.081.5 30計算值77.778.582.686.8 擬合值76.578.882.186.3 40計算值82.584.887.391.0 擬合值82.384.287.191.0 50計算值87.789.292.195.6 擬合值88.189.792.295.8

從表中可知，擬合結(jié)果與芯片的動態(tài)損耗計算值有很好的一致性，其中最大相對誤差小于3%，從而驗證了擬合公式的有效性。

[1] Eicher S, Rahimo M, Tsyplakov E, et al. 4.5kV press pack IGBT designed for ruggedness and reliabi- lity[C]//2004 IEEE Industry Applications Conference, Seattle, 2004: 1534-1539.

[2] 鄧二平. 壓接型IGBT器件內(nèi)部電-熱-力多物理場耦合模型研究[D]. 北京: 華北電力大學(xué), 2018.

[3] 陳宇, 周宇, 羅皓澤, 等. 計及芯片導(dǎo)通壓降溫變效應(yīng)的功率模塊三維溫度場解析建模方法[J]. 電工技術(shù)學(xué)報, 2021, 36(12): 2459-2470.

Chen Yu, Zhou Yu, Luo Haoze, et al. Analytical 3D temperature field model for power module con- sidering temperature effect of semiconductor voltage drop[J]. Transactions of China Electrotechnical Society, 2021, 36(12): 2459-2470.

[4] 頊佳宇, 李學(xué)寶, 崔翔, 等. 高壓大功率IGBT器件封裝用有機硅凝膠的制備工藝及耐電性[J]. 電工技術(shù)學(xué)報, 2021, 36(2): 352-361.

Xu Jiayu, Li Xuebao, Cui Xiang, et al. Preparation process and breakdown properties of silicone gel used for the encapsulation of IGBT power modules[J]. Transactions of China Electrotechnical Society, 2021, 36(2): 352-361.

[5] Wang Bo, Zhou Luowei, Zhang Yi, et al. Active junction temperature control of IGBT based on adjusting the turn-off trajectory[J]. IEEE Transactions on Power Electronics, 2018, 33(7): 5811-5823.

[6] 張軍, 張犁, 成瑜. IGBT模塊壽命評估研究綜述[J].電工技術(shù)學(xué)報, 2021, 36(12): 2560-2575.

Zhang Jun, Zhang Li, Cheng Yu. Review of the lifetime evaluation for the IGBT module[J]. Transa- ctions of China Electrotechnical Society, 2021, 36(12): 2560-2575.

[7] Zhang Yiming, Deng Erping, Zhao Zhibin, et al. Sequentialce() method for the accurate measure- ment of junction temperature distribution within press-pack IGBTs[J]. IEEE Transactions on Power Electronics, 2021, 36(4): 3735-3743.

[8] Chen Nan, Chimento F, Nawaz M, et al. Dynamic characterization of parallel-connected high-power IGBT modules[J]. IEEE Transactions on Industry Application, 2015, 51(1): 539-546.

[9] 顧妙松, 崔翔, 彭程, 等. 外部匯流母排對壓接型IGBT器件內(nèi)部多芯片并聯(lián)均流特性的影響[J]. 中國電機工程學(xué)報, 2020, 40(1): 234-245.

Gu Miaosong, Cui Xiang, Peng Cheng, et al. Influence of the external busbar on current sharing performance inside a multi-chip press-pack IGBT device[J]. Proceedings of the CSEE, 2020, 40(1): 234-245.

[10] Zhang Yiming, Deng Erping, Zhao Zhibin, et al. A physical thermal network model of press pack IGBTs considering spreading and coupling effects[J]. IEEE Transactions on Components, Packaging and Manufa- cturing Technology, 2020, 10(10): 1674-1683.

[11] Tang Yunyu, Ma Hao. Dynamic electrothermal model of paralleled IGBT modules with unbalanced stray parameters[J]. IEEE Transactions on Power Electro- nics. 2017, 32(2): 1385-1399.

[12] Mantooth A, Hefner A. Electrothermal simulation of an IGBT PWM inverter[J]. IEEE Transactions on Power Electronics, 1997, 12(3): 474-484.

[13] Hefner A. A dynamic electro-thermal model for the IGBT[J]. IEEE Transactions on Industry Application, 1994, 30(2): 394-405.

[14] Hefner A, Blackburn D. Thermal component models for electrothermal network simulations[J]. IEEE Transa- ctions on Components, Packaging, and Manufacturing Technology, 1994, 17(3): 413-424.

[15] Luo Yifei, Xiao Fei, Liu Binli, et al. A physics-based transient electrothermal model of high-voltage press- pack IGBTs under HVDC interruption[J]. IEEE Transa- ctions on Power Electronics, 2020, 35(6): 5660- 5669.

[16] Ngwendson L, Deviny I, Coulbeck L, et al. Exploring the RBSOA boundaries of a 6.5kV/1000A trench gate IGBT module at different temperatures[C]//Inter- national Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, Germany, 2020: 243-247.

[17] Schlapbach U, Rahimo M, Arx C, et al. 1200V IGBTs operating at 200℃? an investigation on the potentials and the design constraints[C]//Proceedings of Inter- national Symposium on Power Semiconductor Devices and IC's, Jeju, 2007: 9-12.

[18] Hu Ji, Alatise O, Gonzalez J, et al. Robustness and balancing of parallel-connected power device: SiC versus CoolMOS[J]. IEEE Transactions on Industrial Electronics, 2016, 63(4): 2092-2102.

[19] 彭程, 李學(xué)寶, 張冠柔, 等. 壓接型IGBT芯片動態(tài)特性實驗平臺設(shè)計與實現(xiàn)[J]. 電工技術(shù)學(xué)報, 2021, 36(12): 2471-2481.

Peng Cheng, Li Xuebao, Zhang Guanrou, et al. Design and implementation of an experimental platform for dynamic characteristics of press-pack IGBT chip[J]. Transactions of China Electrotechnical Society, 2021, 36(12): 2471-2481.

[20] 丁強, 何湘寧. 采用Saber模型研究IGBT工作極限特性[J]. 電工技術(shù)學(xué)報, 2001, 16(2): 65-69, 60.

Ding Qiang, He Xiangning. Research on IGBT operation limits by using the model of Saber[J]. Transactions of China Electrotechnical Society, 2001, 16(2): 65-69, 60.

Steady Temperature Equalization Method for the Parallel IGBTs Considering the Thermal Resistance and the Matching Emitter Parasitic Inductance

11211

（1. State Key Laboratory of Alternate Electrical Power System With Renewable energy Sources North China Electric Power University Beijing 102206 China 2. State Key Laboratory of Advanced Power Transmission Technology Global Energy Interconnection Research Institute Co. Ltd Beijing 102209 China）

In the IGBT device with the parallel chips, the thermal resistance and emitter parasitic inductance are the key parameters which determine the steady junction temperature distribution. Therefore, to equalize the steady junction temperature of the parallel chips, it is vital to design the thermal resistance and emitter parasitic inductance reasonably. In this paper, an electrothermal model with two parallel IGBT chips is established to investigate the impacts of the junction temperature and the emitter parasitic inductance on the dynamic losses. Then, the effects of thermal resistance and emitter parasitic inductance on the temperature distribution are further studied by the electrothermal coupling simulation. On this basis, the steady temperature equalization method for the parallel IGBT chips is put forward. The proposed method can obtain the reference values of the thermal resistance or emitter parasitic inductance by solving the equation set rather than the complicated electrothermal calculation. Finally, taking two parallel IGBT chips as an example, the steady junction temperature of the parallel chips at different frequencies is demonstrated, which shows the effectiveness of the method.

Parallel IGBT chips, thermal resistance, emitter parasitic inductance, steady temperature equalization method

10.19595/j.cnki.1000-6753.tces.210751

TM46

國家自然科學(xué)基金委員會-國家電網(wǎng)公司智能電網(wǎng)聯(lián)合基金資助項目（U1766219）。

2021-05-24

2021-07-20

范迦羽 男，1996年生，博士研究生，研究方向為高壓電力電子器件封裝。E-mail: fanjiayu@ncepu.edu.cn

李學(xué)寶 男，1988年生，博士，副教授，研究方向為高壓大功率電力電子器件封裝。E-mail: lxb08357@ncepu.edu.cn（通信作者）

（編輯 陳 誠）