FPGA 技術(shù)在數(shù)字電子技術(shù)課程中的探索與實踐

王肖君，宋子軒，范越

（海軍工程大學 電子工程學院，湖北 武漢）

一 引言

EDA 技術(shù)指電子設(shè)計自動化技術(shù)，已成為現(xiàn)代電子設(shè)計的核心技術(shù)，是以計算機為工作平臺，融合應(yīng)用電子技術(shù)、計算機技術(shù)、智能化技術(shù)最新成果的電子設(shè)計技術(shù)，廣義上包括IC 設(shè)計、電子電路設(shè)計、PCB 設(shè)計和電子電路仿真等[1]。數(shù)字電子技術(shù)課程主要側(cè)重數(shù)字電子系統(tǒng)設(shè)計領(lǐng)域，可編程邏輯器件的應(yīng)用，而FPGA作為典型的可編程邏輯器件，由于具有高集成度、靈活性和更強的邏輯功能，在通信、人工智能、機器學習等方面應(yīng)用十分廣泛。

二 數(shù)字電子技術(shù)課程教學思路

數(shù)字電子技術(shù)課程是本校電子信息類專業(yè)必修的學科基礎(chǔ)課，在整個人才培養(yǎng)方案中，它是介于科學文化課和首次任職課之間的重要專業(yè)背景課，是學員從理論思維轉(zhuǎn)向工程實踐思維的重要紐帶?，F(xiàn)采用的是理論和實驗合二為一，總學時數(shù)為60 學時，其中包括40 學時理論和20 學時實驗實踐。傳統(tǒng)的教學模式為教員課堂講理論為主體、實驗室實踐為輔助，但是由于內(nèi)容不斷更新增加、學時數(shù)減少和實驗室教學環(huán)境限制，存在很多學員在課堂理論學習過程中知識理解不到位、實驗照搬課本的問題，課程結(jié)束后，大部分學員都難以達到運用電子技術(shù)知識解決專業(yè)領(lǐng)域問題的水平。針對這種傳統(tǒng)教學模式的弊端，在課程教學過程中以強化學員現(xiàn)代電子技術(shù)應(yīng)用能力為目標，以綜合實踐為主線，將數(shù)字電路與FPGA 技術(shù)中的部分內(nèi)容進行融合，重構(gòu)教學內(nèi)容，優(yōu)化教學手段[2]。

（一） 優(yōu)化調(diào)整教學內(nèi)容

本課程在學時不變的基礎(chǔ)上將傳統(tǒng)通用邏輯器件與FPGA 技術(shù)相結(jié)合，教學重點從“培養(yǎng)集成器件的外部特性及應(yīng)用能力”調(diào)整為“器件應(yīng)用能力+數(shù)字邏輯設(shè)計思維+語言建模能力”。

課程共十個章節(jié)，分別是緒論、邏輯代數(shù)與硬件描述語言基礎(chǔ)、邏輯門電路、組合邏輯電路、鎖存器和觸發(fā)器、時序邏輯電路、半導體存儲器、CPLD 和FPGA、脈沖波形的變換和產(chǎn)生、數(shù)模與模數(shù)轉(zhuǎn)換器。理論授課時壓縮傳統(tǒng)卡諾圖、多項式化簡的學時，減少原有小規(guī)模集成電路的講解，削減TTL 邏輯電路方面的知識。第二章至第六章，每章節(jié)結(jié)尾穿插講述Verilog HDL 語言基礎(chǔ)知識，講述硬件描述語言的語法結(jié)構(gòu)及基本建模方法，用硬件描述語言設(shè)計常用組合邏輯電路及時序邏輯電路，內(nèi)容精簡但是包含了所有核心要素。學員完全可以通過學習本課程中Verilog HDL 部分就能完成所有的基礎(chǔ)的FPGA 設(shè)計開發(fā)。對于在后續(xù)項目設(shè)計中遇到需要特殊解決的問題，可通過百度等手段查找資料或參考其他書籍文獻。

實驗實踐課時講解相關(guān)軟件和硬件平臺的使用，學員一方面需完成簡單的74 系列電路實驗，同時增加FPGA 相關(guān)實驗內(nèi)容，配合自編實驗指導書，通過典型實例開展教學，學員通過模仿實例可在短時間內(nèi)快速掌握Verilog HDL 語言和可編程邏輯器件的基本設(shè)計方法。課程以較適合入門的Altera Max 系列FPGA 開發(fā)為主線，緊密結(jié)合數(shù)字電子技術(shù)課程內(nèi)容，層層遞進，先對理論課電路的實現(xiàn)進行驗證，再進一步深入到FPGA 的綜合應(yīng)用和進階應(yīng)用。

（二） 改進教學方式

課程實施過程中全面落實“以學員為中心，突出能力培養(yǎng)”的現(xiàn)代教育理念，探索形成了以“問題驅(qū)動、理實一體、自主實踐、多維互動和評價反饋”為核心要素的混合式教學，以培養(yǎng)能力為目標、以綜合實踐為主線，從相互討論中潛移默化地消化吸收理論知識、加深理解，分析學員數(shù)字電子技術(shù)學習認知過程的形成規(guī)律，統(tǒng)籌規(guī)劃各類教學實踐環(huán)節(jié)，通過自主實踐培養(yǎng)其創(chuàng)新意識和創(chuàng)新精神及獨立探索和解決問題的能力。

特別是對于FPGA 開發(fā)設(shè)計的教學僅靠課上時間是不夠的，而傳統(tǒng)實驗箱體積大、價格高，通常放在指定實驗室，不便于學員課下自主探究，故在數(shù)字電子技術(shù)課程中利用“FPGA 口袋實驗室”進行實踐教學及學員課外DIY 擴展?！癋PGA 口袋實驗室”選用思得普信息科技公司打造的STEP 小腳丫FPGA學習模塊，板卡尺寸僅有52mm×18mm，小巧方便，打破時空限制，可應(yīng)用在任何學員愿意實驗和學習的地方。同時利用信息化資源和手段，如中國大學MOOC、愛課程、雨課堂等推送篩選過的相關(guān)內(nèi)容，形成線上線下、課內(nèi)課外多維度學習方式。

三 FPGA 實驗內(nèi)容設(shè)計

20 學時實驗實踐共包括6 個由易到難循序漸進的實驗，其中5 個基礎(chǔ)實驗，每次實驗2 學時，1 個綜合設(shè)計實驗，10 學時。雖然總學時不多，但是融入FPGA 設(shè)計后，相比傳統(tǒng)實驗箱，新實驗內(nèi)容反而更加充實和實用[3]。實驗平臺包括傳統(tǒng)數(shù)電實驗箱和STEP 小腳丫FPGA 學習模塊。FPGA 開發(fā)板核心芯片選用了Intel-Altera 公司MAX10 系列產(chǎn)品，同時板上集成了USB-Blaster 編程器和按鍵、撥碼開關(guān)、數(shù)碼管、LED 等多種外設(shè)資源，支持Intel-Altera 工具Quartus 系列開發(fā)軟件，如圖1 所示。板上的IO 接口都通過2.54mm 通孔焊盤引出，可以根據(jù)自己的需求搭建硬件外設(shè)開發(fā)學習，如可以和面包板配合使用，或靈活的嵌入到其他的系統(tǒng)中，方便學員學習和擴展使用。

圖1 STEP FPGA 開發(fā)板

實驗一為小規(guī)模組合邏輯電路的分析與設(shè)計。第一部分在數(shù)字實驗箱完成，測試TTL 與非門74LS00 邏輯功能及參數(shù)， 用現(xiàn)有芯片74LS00/74LS20 完成三人表決電路設(shè)計。第二部分介紹FPGA 學習模塊，包括開發(fā)板布局、引腳分配及Quartus Ⅱ開發(fā)工具的基本操作，了解FPGA 器件的一般開發(fā)流程，學員點亮LED 燈，通過這個簡單工程掌握開發(fā)的各個步驟，初步感受硬件描述語言，因此是第一個工程，非常適合入門。

實驗二為中規(guī)模組合邏輯電路的分析與設(shè)計。第一部分測試譯碼器74LS138 的邏輯功能，學會用MSI 設(shè)計組合邏輯函數(shù)的方法，用74LS138 與門電路設(shè)計全加器；掌握譯碼顯示原理，使用譯碼器74LS47/74LS48 和LED 數(shù)碼管顯示數(shù)字0-9。第二部分用Verilog HDL 描述組合邏輯電路，實現(xiàn)3-8 譯碼器，加強學員對譯碼器邏輯功能的理解，鞏固對Verilog 行為描述中case 語句的掌握。

實驗三為觸發(fā)器及其應(yīng)用，第一部分為集成JK觸發(fā)器74LS112 和D 觸發(fā)器74LS74 的邏輯功能測試，并用D 觸發(fā)器構(gòu)成三位二進制加法計數(shù)器。在本次實驗前已要求學員課前自行學習仿真文件編寫及Modelsim 仿真軟件使用方法，故第二部分實驗用Verilog HDL 描述時序邏輯電路，要求用開發(fā)板實現(xiàn)邊沿觸發(fā)的D 觸發(fā)器，并通過STEP FPGA 開發(fā)板12MHz 晶振作為觸發(fā)器時鐘信號，撥碼開關(guān)的狀態(tài)作為觸發(fā)器輸入信D，觸發(fā)器的輸出信號用來驅(qū)動開發(fā)板上的LED，在時鐘信號上升沿的驅(qū)動下，當撥碼開關(guān)狀態(tài)變化時LED 狀態(tài)發(fā)生相應(yīng)變化，并用ModelSim 觀察仿真結(jié)果和實驗現(xiàn)象。

實驗四為中規(guī)模時序邏輯電路分析與設(shè)計，第一部分掌握常用中規(guī)模計數(shù)器的邏輯功能和使用方法，用74LS161 設(shè)計模10 及模48 計數(shù)器。第二部分用Verilog HDL 實現(xiàn)分頻電路，即將12MHz 時鐘信號分頻以產(chǎn)生1Hz 的秒脈沖輸出，要求輸出信號的占空比為50%，同樣用ModelSim 觀察仿真結(jié)果和實驗現(xiàn)象。

實驗五為數(shù)字流水燈，實驗課前要求學員查閱相關(guān)資料，對實現(xiàn)流水燈的方式有初步了解。這是一個數(shù)字電子技術(shù)實驗的典型案例，將譯碼器、計數(shù)器、分頻器、移位寄存器、FPGA 器件、Verilog HDL 及EDA 技術(shù)等相關(guān)知識結(jié)合起來，實現(xiàn)一個功能比較簡單、又具有一定趣味性的流水燈實驗項目。本實驗的過程是掌握了基本的數(shù)字電路的基本知識和相應(yīng)的FPGA 知識的基礎(chǔ)上實現(xiàn)一個比較完整的實驗。實驗分為基本要求可擴展要求兩部分，基本要求為利用小腳丫實驗板上自帶的12MHz 時鐘進行分頻，合理設(shè)置LED 燈變換的時間間隔，實現(xiàn)8 路LED 燈從上到下/從下到上依次熄滅。擴展要求如下：（1）8 路LED燈分成兩半，全亮后由兩邊向中間對稱依次熄滅，全滅后再從兩邊向中間對稱地依次點亮。（2）8 路LED燈一起點亮，然后一起熄滅，點亮與熄滅的時間間隔相同，時間間隔自定，重復4 次，完成閃爍功能。（3）以上4 種模式在變換的同時，將模式的編號通過一個數(shù)碼管顯示出來，比如，流水燈的顯示效果為模式1時，數(shù)碼管顯示數(shù)字“1”，四種模式編號由設(shè)計者自定。（4）自定LED 燈的變換方式。（5）設(shè)置快慢兩種節(jié)拍的變換，變換速率自定，但要以人眼睛便于觀察為準。擴展要求不安排課內(nèi)學時，供有興趣、有能力的同學在課外選做。如果學員完成了擴展實驗，也將作為平時成績的一部分。

實驗六為綜合設(shè)計實驗，學員2～3 人一組，以組為單位，每組增加一塊擴展板，可在簡易交通燈、數(shù)字電子鐘、搶答器、密碼鎖中選擇，或?qū)W員自主構(gòu)思設(shè)計內(nèi)容。實驗內(nèi)容如下：（1）簡易交通燈實驗要求交通燈主路上綠燈持續(xù)15s、黃燈3s、紅燈10s的時間；交通燈支路上綠燈7s、黃燈3s、紅燈18s的時間。（2）搶答器實驗要求至少4 組選手，主持人復位開始搶答，獲得搶答的選手對應(yīng)LED 顯示，答題時間超過30 秒報警，每位選手初始分數(shù)5 分（RESET 復位），主持人控制加分減分按鍵，每次增加或減少1 分（最多9 分），選手分數(shù)顯示在數(shù)碼管。（3）數(shù)字電子鐘實驗基本要求為準確計時，以數(shù)字形式顯示時、分，并用OLED顯示當前時間，具有校時、整點報時功能。擴展功能為小腳丫通過板上的溫度傳感器實時測量環(huán)境溫度，實現(xiàn)溫度計的功能，并同時間一起顯示在OLED 的屏幕上。（4）密碼鎖實驗基本要求為通過按鍵輸入密碼，OLED 顯示輸入密碼，開鎖成功或者密碼輸入錯誤后，可以進行清零重新輸入。擴展功能為具有更改密碼功能；輸入過多錯誤密碼，鎖死功能；密碼正確，指示燈給出指示；不正確，蜂鳴器給出報警。（5）自定義實驗要求學員在自定義的系統(tǒng)中包含4 個以上模塊，在實踐前由學員自主提出設(shè)計目標，后期檢驗?zāi)繕诉_成度。評分時，若學員完成簡易交通燈得7 分、搶答器得8分、數(shù)字電子鐘或密碼鎖視完成情況得8～10 分，自定義實驗視完成情況得7～10 分。學員作品展示如圖2 所示，圖（a）為實現(xiàn)時間顯示、溫度顯示、校時及整點報時功能的數(shù)字電子鐘；圖（b）為學員自主設(shè)計項目，配合使用點陣LED 顯示板及PCIE 轉(zhuǎn)接板，實現(xiàn)小型彈幕，如文本的滾動、暫停、互換顯示等。

圖2 學員作品展示

除實驗課外，為了加快學員從74 系列芯片硬件實驗向FPGA 口袋實驗室的順利過渡[4]，同時配合課下DIY 設(shè)計。共分為三次DIY，第一次DIY 在實驗二之后，要求學員自行學習如何編寫仿真測試文件以及掌握Modelsim 仿真軟件使用方法，任選一電路進行仿真驗證。如圖3 所示即為學員仿真截圖，圖（a）為觸發(fā)器仿真波形，圖（b）為計數(shù)器仿真波形。第二次DIY 在實驗三之后，要求學員實現(xiàn)三位二進制加法器，撥碼開關(guān)作為輸入，結(jié)果由數(shù)碼管顯示。第三次DIY 在實驗四之后，要求寫出數(shù)字鐘的小時時間計數(shù)器程序，即從1 開始計數(shù)到12，然后又從1 開始，周而復始，帶有復位端和計數(shù)控制端，并進行邏輯功能仿真，給出仿真波形。

圖3 modeIsim 仿真波形圖

實驗及DIY 要求將設(shè)計電路下載至實驗板進行功能仿真/驗證，可拍攝小視頻簡單講解，一份電子版報告，包括實現(xiàn)方案（如系統(tǒng)設(shè)計、每個模塊介紹等）、實驗結(jié)果總結(jié)、制作過程中遇到的問題及解決方法或心得體會，當然如有其他呈現(xiàn)形式，也可自行選擇。

上述實踐內(nèi)容設(shè)計兼顧傳統(tǒng)與現(xiàn)代數(shù)字邏輯電路設(shè)計方法，由簡單到復雜、由基礎(chǔ)到綜合，循序漸進，易于學員理解掌握，既能培養(yǎng)學員的自主學習能力，又能訓練其工程綜合能力[3]。數(shù)字電路是學習FPGA的基礎(chǔ)，而通過FPGA 實踐能夠真正掌握數(shù)字電路。

四 結(jié)語

數(shù)字電子技術(shù)課程具有理論和實踐緊密結(jié)合的特點，在內(nèi)容設(shè)計時重視基礎(chǔ)理論知識的認知過程，通過由易到難的實驗及課外DIY 設(shè)計逐步提高理論基礎(chǔ)及培養(yǎng)開發(fā)能力。同時為學員創(chuàng)設(shè)探究學習、應(yīng)用知識的情境，搭配FPGA 口袋實驗室，學員將自己的設(shè)計或創(chuàng)意在FPGA 上實現(xiàn)，有利于全開放、自主學習實驗教學模式的實施[4]，讓學員經(jīng)歷一定程度的“學習嘗試”和“學習探險”，促進實驗教學內(nèi)容改革。