基于FPGA的陣列式MEMS慣性測(cè)量單元的采集系統(tǒng)設(shè)計(jì)

張 磊 ，曹 樂 ，闞 秀 ，張夏豐 ，魏德軒

（1.上海工程技術(shù)大學(xué) 電子電氣工程學(xué)院，上海 201620；2.東南數(shù)字經(jīng)濟(jì)發(fā)展研究院，浙江 衢州 324000）

0 引言

從20世紀(jì)60年代起，就有學(xué)者開始提出使用慣性測(cè)量系統(tǒng)（inertial measurement unit, IMU）來測(cè)量物體或人體位移的概念[1-6]。近年來，隨著微機(jī)電系統(tǒng)（microelectromechanical systems,MEMS）的不斷發(fā)展，MEMS-IMU也被廣泛應(yīng)用于慣性導(dǎo)航領(lǐng)域。隨著技術(shù)的不斷突破，在兼顧更高的性價(jià)比和穩(wěn)定性的情況下，一些學(xué)者開始研究陣列式 MEMS慣性測(cè)量單元，文獻(xiàn)[7]分別將2~5個(gè)低精度慣性測(cè)量單元數(shù)據(jù)融合，使姿態(tài)估計(jì)的精度提高了30%~76%；文獻(xiàn)[8]選取2個(gè)陀螺儀和三軸加速度計(jì)構(gòu)建陣列式 MEMS慣性測(cè)量單元，顯著降低了隨機(jī)誤差。陣列式MEMS慣性測(cè)量單元因其高性價(jià)比被廣泛應(yīng)用于行人導(dǎo)航、汽車電子乃至軍工行業(yè)[9-10]。在這些學(xué)者的研究中，大多使用如 STM32單片機(jī)、數(shù)字信號(hào)處理器（digital signal processor, DSP）、樹莓派（Raspberry Pi）等作為主控芯片[11-12]，該情況下的數(shù)據(jù)采集方案為串行采集，導(dǎo)致采集到的各個(gè)慣性測(cè)量單元數(shù)據(jù)之間具有較大時(shí)間差，導(dǎo)致其姿態(tài)估計(jì)誤差也相應(yīng)地增大[13]，在高精度要求的慣性導(dǎo)航領(lǐng)域無法保證導(dǎo)航精度。由于現(xiàn)場(chǎng)可編程門陣列（field programmable gate array, FPGA）控制具有同步并發(fā)和高速的工作特性，少數(shù)學(xué)者使用 FPGA作為主控芯片來實(shí)現(xiàn)慣性測(cè)量單元的數(shù)據(jù)采集，將低性能慣性測(cè)量單元隨機(jī)誤差降低了倍[14-15]。

考慮到MEMS慣性測(cè)量單元的精度會(huì)對(duì)導(dǎo)航的姿態(tài)估算精度造成直接影響，因此，如何有效地辨識(shí)MEMS慣性測(cè)量單元隨機(jī)誤差是當(dāng)下MEMS慣性測(cè)量單元研究的重點(diǎn)之一[16]。MEMS慣性測(cè)量單元隨機(jī)誤差來源主要是器件本身的誤差[17]，為評(píng)估該隨機(jī)誤差，使用目前被普遍應(yīng)用于慣性測(cè)量單元隨機(jī)誤差辨識(shí)的阿倫（Allan）方差作為辨識(shí)方法。早期用Allan方差來分析振蕩器的頻率的不穩(wěn)定性和相位的不穩(wěn)定性，后來把Allan方差用到慣性測(cè)量單元的隨機(jī)誤差辨識(shí)中。Allan方差通過測(cè)量傳感器數(shù)據(jù)隨著時(shí)間變化程度，來分析該傳感器的隨機(jī)誤差特性。

1 IMU陣列采集電路設(shè)計(jì)

本文所設(shè)計(jì)的慣性測(cè)量單元陣列由 10個(gè)MEMS慣性測(cè)量單元ICM20602構(gòu)成。ICM20602內(nèi)部集成了六軸數(shù)據(jù)采集功能，分別為三軸加速度計(jì)和三軸陀螺儀。設(shè)置數(shù)據(jù)輸出頻率為200 Hz時(shí)，其加速度計(jì)的噪聲低至 0.013m?s?2，陀螺儀噪聲為0.057(°)?s?1。ICM20602內(nèi)部集成了多個(gè)模塊，具有16位模數(shù)轉(zhuǎn)換器（analog-to-digital converter,ADC）、可配置的數(shù)字濾波器、嵌入式溫度傳感器以及可編程中斷功能。所支持的通訊方式為集成電路總線（inter-integrated circuit, IIC）和串行外設(shè)接口（serial peripheral interface, SPI），考慮到高速通信的需求，IIC最高傳輸速率為3.4 MHz，而SPI總線傳輸速率最高為 50 MHz，故選取 SPI作為IMU陣列與FPGA芯片之間的通訊方式。SPI是摩托羅拉（Motorola）公司推出的一種同步串行的全雙工高速通信總線，最早被用在68000微處理器的微控制器芯片上，通過四根信號(hào)線進(jìn)行通信，分別為從主機(jī)輸出的串行時(shí)鐘線SCLK、主機(jī)輸出從機(jī)輸入信號(hào)線 MOSI、主機(jī)輸入從機(jī)輸出信號(hào)線MISO以及主機(jī)對(duì)從機(jī)片選的信號(hào)線nCS。圖1為單個(gè)MEMS慣性測(cè)量單元ICM20602的硬件電路原理圖。

圖1 ICM20602原理圖

圖1中管腳VDDIO和GND負(fù)責(zé)ICM20602芯片的電源供應(yīng)和參考地。SPC_ICM1、SPI_ICM1、SDO_ICM1以及 CS_ICM1四個(gè)管腳作為 SPI通訊數(shù)據(jù)線與FPGA之間實(shí)現(xiàn)通信，INT1管腳為中斷輸出，與FPGA之間相連，作為數(shù)據(jù)輸出的標(biāo)志位。

2 現(xiàn)場(chǎng)可編程門陣列（FPGA）控制

2.1 頂層模塊控制邏輯

在現(xiàn)場(chǎng)可編程門陣列控制方面，選取賽靈思（Xilinx）生產(chǎn)的Spartan-6系列FPGA芯片xc6slx9作為數(shù)據(jù)采集控制芯片，該芯片具有9 152個(gè)邏輯單元、90 kB的可配置邏輯塊、16個(gè)乘法器以及2個(gè)時(shí)鐘單元，以較高性價(jià)比被應(yīng)用于多個(gè)領(lǐng)域。該系統(tǒng)設(shè)計(jì)具有自頂向下的設(shè)計(jì)風(fēng)格，同時(shí)，為避免競(jìng)爭(zhēng)冒險(xiǎn)的情況發(fā)生，使用邏輯嚴(yán)密和清晰的三段式狀態(tài)機(jī)作為整個(gè)系統(tǒng)的控制邏輯實(shí)現(xiàn)方法，增加了系統(tǒng)的穩(wěn)定性和可維護(hù)性。為便于描述同步數(shù)字電路的邏輯抽象，使用寄存器轉(zhuǎn)換級(jí)電路圖（register transfer level, RTL）來描述FPGA控制結(jié)構(gòu)。圖2為采集系統(tǒng)的頂層RTL圖。

圖2 采集系統(tǒng)頂層RTL圖

圖2中Multi_IMU_ACQ_TOP為頂層模塊。該模塊包括多個(gè)子系統(tǒng)，其中ICM20602_ARRAY為傳感器輸入子系統(tǒng)（調(diào)用名為IMU_ARRAY_CTRL）、divider為均值濾波子系統(tǒng)（調(diào)用名為Average_CAL）、uart_ctrl為串口控制子系統(tǒng)(調(diào)用名為 uart_ctrl)、uart_tx為串口發(fā)送子系統(tǒng)（調(diào)用名為 uart_tx_inst）和Fin_cnv0_GND_1_o_AND_13_o1和 CE為狀態(tài)機(jī)控制子系統(tǒng)。采集系統(tǒng)工作結(jié)構(gòu)圖如圖3所示。

圖3 采集系統(tǒng)工作結(jié)構(gòu)圖

10路傳感器信號(hào)通過 SPI總線同步傳輸至FPGA中，為減小其隨機(jī)噪聲，實(shí)現(xiàn)降噪的目的，使用均值融合的方式將 10路傳感器數(shù)據(jù)進(jìn)行融合，并通過串口通信方式將數(shù)據(jù)發(fā)送到個(gè)人計(jì)算機(jī)（personal computer, PC）端供其分析使用。

2.2 傳感器配置與通信部分

為使陣列式MEMS慣性測(cè)量單元正常工作，需要通過 SPI總線對(duì) MEMS慣性測(cè)量單元ICM20602進(jìn)行參數(shù)配置。配置ICM20602的參數(shù)為：當(dāng)傳感器的角度偏移為±1(°)?s?1時(shí)，陀螺儀輸出為±131 bit；當(dāng)傳感器的加速度為±1m?s?2時(shí)，加速度計(jì)輸出為±16 384 bit；同時(shí)配置傳感器以每秒200個(gè)數(shù)據(jù)包的速率進(jìn)行數(shù)據(jù)傳輸。隨后將單個(gè)MEMS慣性測(cè)量單元 SPI通信部分封裝成獨(dú)立的模塊，再通過速率為10 MHz的SPI總線將數(shù)據(jù)輸出。將MEMS慣性測(cè)量單元采集系統(tǒng)的采樣率設(shè)置為200 Hz，F(xiàn)PGA采集到的陣列MEMS慣性測(cè)量單元數(shù)據(jù)進(jìn)行均值濾波之后，每秒輸送的數(shù)據(jù)量大小為4 200 B（包含頭尾幀），考慮到該數(shù)據(jù)量大小，可直接使用串口通信方式將數(shù)據(jù)以 57 600的波特率輸出到 PC端，PC端使用串口助手接收到的數(shù)據(jù)如圖4所示。

圖4 串口助手通信圖

圖4中的串口調(diào)試小助手左側(cè)為通信參數(shù)配置部分，包括端口、波特率和檢驗(yàn)位等，默認(rèn)使用端口9（COM9）進(jìn)行通信，通信的波特率為57 600，無奇偶校驗(yàn)位，數(shù)據(jù)位為8 bit，停止位為1 bit。右側(cè)為收到的16進(jìn)制數(shù)據(jù)。

3 實(shí)驗(yàn)結(jié)果及分析

為確保該系統(tǒng)控制邏輯的正確性，首先使用芯片示波器（Chipscope）軟件對(duì) FPGA數(shù)據(jù)采集模塊進(jìn)行 RTL級(jí)仿真。再通過矩陣實(shí)驗(yàn)室（matrix laboratory, MATLAB）軟件對(duì)所采集到的數(shù)據(jù)進(jìn)行預(yù)處理，剔除無效數(shù)據(jù)并將數(shù)據(jù)從原始的十六進(jìn)制轉(zhuǎn)化為十進(jìn)制的加速度值和角加速度值。將該數(shù)據(jù)與所采集到的單個(gè)IMU數(shù)據(jù)使用Allan方差進(jìn)行對(duì)比分析。

3.1 RTL級(jí)仿真

為確保 FPGA主控功能的齊備性和代碼行為的正確性，使用 Xilinx開發(fā)工具包中的板載邏輯分析儀 Chipscope進(jìn)行 RTL級(jí)仿真，對(duì)邏輯功能進(jìn)行觀察并抓取SPI通訊的波形信號(hào)，為避免占用過多邏輯資源而實(shí)現(xiàn)邏輯分析功能，所生成的Chipscope采樣深度設(shè)置為2 048個(gè)采樣點(diǎn)（即每次觸發(fā)條件成立后采樣 2 048個(gè)連續(xù)數(shù)據(jù)進(jìn)行分析），將觸發(fā)位設(shè)置為100，以實(shí)現(xiàn)對(duì)位寬為100的寄存器的觀察目的。如圖5所示，該波形為慣性測(cè)量單元ICM20602數(shù)據(jù)采集波形。

圖5中：SPI_CLK為對(duì)應(yīng)主機(jī)輸出到從機(jī)的串行時(shí)鐘；MOSI為主機(jī)輸出從機(jī)輸入的數(shù)據(jù)線；MISO為主機(jī)輸入從機(jī)輸出的數(shù)據(jù)線；dataAddr為從MEMS慣性測(cè)量單元ICM20602驅(qū)動(dòng)模塊中提取數(shù)據(jù)的地址寄存器，地址寄存器對(duì)應(yīng)MEMS慣性測(cè)量單元 ICM20602的X、Y、Z軸加速度計(jì)數(shù)據(jù)和X、Y、Z軸陀螺儀數(shù)據(jù)的地址位；outrddata為對(duì)應(yīng)從ICM20602中測(cè)得的數(shù)據(jù)，圖5中所顯示的是10路MEMS慣性測(cè)量單元的原始采集數(shù)據(jù)。

圖5 Chipscope實(shí)測(cè)波形

3.2 實(shí)際測(cè)試結(jié)果

陣列式MEMS慣性測(cè)量單元采集系統(tǒng)的硬件電路板如圖6所示。

圖6 硬件電路板實(shí)物圖

正面左右兩側(cè)的排針用于與 FPGA控制板連接從而實(shí)現(xiàn)數(shù)據(jù)采集，該采集系統(tǒng)的采樣頻率為200 Hz，工作主頻高達(dá)50 MHz，在周期為20 ns的一個(gè)脈沖內(nèi)，對(duì)各個(gè)IMU之間數(shù)據(jù)進(jìn)行同步采集，為IMU采集的實(shí)時(shí)性和可靠性提供了保證。該硬件電路板集成了 10個(gè) MEMS慣性測(cè)量單元ICM20602，電路板正反面分別有 5個(gè)呈對(duì)稱分布的 ICM20602，通過對(duì)多個(gè) IMU數(shù)據(jù)進(jìn)行均值濾波來降低隨機(jī)誤差。

本文中陣列式MEMS慣性測(cè)量單元采集系統(tǒng)分別采集單個(gè) MEMS慣性測(cè)量單元以及陣列式MEMS慣性測(cè)量單元在靜態(tài)2 h15 min條件下的輸出數(shù)據(jù)，并對(duì)二者隨機(jī)誤差進(jìn)行辨識(shí)分析。

采集系統(tǒng)的硬件電路板正面朝上，將所采得數(shù)據(jù)通過串口通信發(fā)送到PC端，圖7為數(shù)據(jù)采集圖示。采集時(shí)長(zhǎng)為2 h15 min，接收到的數(shù)據(jù)大小約為 3.4×107B。

圖7 數(shù)據(jù)采集圖示

圖7中使用PC端對(duì)FPGA開發(fā)板所采集到的數(shù)據(jù)進(jìn)行接收，為確保連接可靠性和穩(wěn)定性，選用排線將FPGA開發(fā)板和MEMS慣性測(cè)量單元采集系統(tǒng)的硬件電路板相連，并使用 MATLAB 2016a對(duì)數(shù)據(jù)進(jìn)行預(yù)處理以及使用Allan方差對(duì)采集系統(tǒng)的性能指標(biāo)進(jìn)行誤差分析，Allan方差近似結(jié)果可以表示為

式中：δ2()τ為Allan方差；為量化噪聲項(xiàng)，其中τ為采樣周期，Q為量化噪聲系數(shù)；為角度隨機(jī)游走項(xiàng)，其中N為角度隨機(jī)游走系數(shù)；為零偏不穩(wěn)定項(xiàng)，其中B為零偏不穩(wěn)定性系數(shù)；為角速度隨機(jī)游走項(xiàng)，其中K為角速度隨機(jī)游走系數(shù)；為速率斜坡項(xiàng)，其中R為速率斜坡系數(shù)。圖8為陣列式慣性測(cè)量單元采集系統(tǒng)的Allan方差曲線圖。

圖8 陀螺儀和加速度計(jì)Allan方差曲線

分析曲線圖可知，相比未進(jìn)行均值融合的單IMU，使用該陣列式 MEMS慣性測(cè)量單元的采集系統(tǒng)使得IMU的隨機(jī)誤差和零偏不穩(wěn)定性明顯降低。通過曲線擬合后，基于Allan方差對(duì)采集系統(tǒng)的陀螺儀零偏不穩(wěn)定性、陀螺儀角度隨機(jī)游走特征和加速度計(jì)角速率隨機(jī)游走特征進(jìn)行對(duì)比分析，所得各項(xiàng)性能指標(biāo)如表1、表2和表3所示。

表1 均值融合與原始數(shù)據(jù)零偏不穩(wěn)定性

表2 均值融合與原始數(shù)據(jù)角度隨機(jī)游走

表1、表2和表3結(jié)果表明，使用陣列式MEMS慣性測(cè)量單元采集系統(tǒng)后，慣性測(cè)量單元ICM20602的三軸陀螺儀零偏不穩(wěn)定性降低了3~5倍，陀螺儀角度隨機(jī)游走降低了3~4倍，同時(shí)，加速度計(jì)角速率隨機(jī)游走也有明顯的降低。結(jié)合陀螺儀和加速度計(jì)的統(tǒng)計(jì)分析結(jié)果以及Allan方差結(jié)果圖，進(jìn)而驗(yàn)證了本文所使用均值融合算法的可靠性?？偠灾褂没贔PGA的陣列式MEMS慣性測(cè)量單元的采集系統(tǒng)確保了數(shù)據(jù)采集的實(shí)時(shí)性和可靠性，同時(shí)降低了隨機(jī)誤差的影響。

表3 均值融合與原始數(shù)據(jù)角速率隨機(jī)游走

4 結(jié)束語

本文首先介紹了基于 FPGA的陣列式 MEMS慣性測(cè)量單元的采集系統(tǒng)設(shè)計(jì)方案，通過時(shí)序仿真和整體實(shí)測(cè)表明該采集系統(tǒng)的可靠性和穩(wěn)定性，再使用Allan方差對(duì)所取得IMU數(shù)據(jù)進(jìn)行隨機(jī)誤差辨識(shí)。結(jié)果表明，經(jīng)過均值融合后的MEMS慣性測(cè)量單元ICM20602，具有更低的陀螺儀零偏不穩(wěn)定性、角度隨機(jī)游走以及加速度計(jì)角速率隨機(jī)游走特性，該方案為低成本IMU慣性導(dǎo)航系統(tǒng)提供了可行的解決方案。