孫 雨,趙元富,2,岳素格?,王 亮,李同德,苑靖爽,于春青
(1. 北京微電子技術(shù)研究所,北京 100076;2. 中國航天電子技術(shù)研究院,北京 100094)
空間輻射環(huán)境中的電子、質(zhì)子、α粒子及重離子等入射會造成航天器材料和元器件的損傷。這些粒子與微電子器件中的半導(dǎo)體材料發(fā)生相互作用,可能造成航天器上電子設(shè)備出現(xiàn)復(fù)位、關(guān)機(jī)及“大電流”等故障[1-7]。因此,為確保航天器長期可靠運行,對半導(dǎo)體芯片的可靠性,特別是抗單粒子效應(yīng)(single event effect, SEE)的能力提出了更高的要求。SET是SEE重要的子類,指入射粒子引起電流和電壓的瞬時波動, 主要發(fā)生在邏輯電路部分, 具有瞬發(fā)性和傳播性等特點[8-13]。隨著集成電路工藝尺寸的縮小,半導(dǎo)體器件對外部的干擾越來越敏感。對于28 nm體硅器件,電荷共享效應(yīng)、臨界電荷和翻轉(zhuǎn)閾值下降等問題都不可忽視。因有效的抗SEU特性,DICE加固結(jié)構(gòu)而廣泛應(yīng)用。但隨著工藝水平的提高,電路中由SET導(dǎo)致的軟錯誤率呈上升趨勢[14-15],傳統(tǒng)的加固方法已不能滿足對電路加固的需求,需對電路的SET特性進(jìn)行細(xì)致的試驗評估,提出有針對性的濾波等加固設(shè)計[16]。數(shù)字集成電路的觸發(fā)器是不可或缺的單元種類,直接影響數(shù)字集成電路的抗輻射性能[17]。本文基于28 nm體硅CMOS工藝,在傳統(tǒng)加固方法的基礎(chǔ)上設(shè)計了一組對SET進(jìn)行不同梯度濾波的觸發(fā)器電路,并進(jìn)行SEE試驗,獲得對SET濾波的最優(yōu)濾波寬度。本文研究成果可為抑制先進(jìn)工藝節(jié)點下由數(shù)字電路的SET引發(fā)的SEU問題提供參考。
試驗樣品為定制的28 nm體硅CMOS工藝D型觸發(fā)器(data flip-flop, DFF)鏈,是為測試觸發(fā)器的抗輻射性能指標(biāo)而專門研制的一款電路。該樣品用于探究采用雙路濾波的DICE加固觸發(fā)器電路對SET進(jìn)行不同寬度濾波時的抗SEU加固效果。芯片中設(shè)計了3條不同濾波寬度和結(jié)構(gòu)的DICE加固觸發(fā)器鏈及1條非加固的觸發(fā)器鏈作為對照。每條觸發(fā)器鏈有4 000級,每級加固DFF采用DICE和雙路濾波結(jié)構(gòu)。濾波單元由延時單元和C單元構(gòu)成[18],阻止組合邏輯電路中SET脈沖的傳播,并嵌入雙模冗余技術(shù),使雙路濾波后的信號傳至DICE[19]加固電路,實現(xiàn)對時序電路中SEU的過濾。該觸發(fā)器對數(shù)據(jù)端、時鐘端及復(fù)位端均添加SET濾波測試單元。選擇τ作為濾波寬度的最小單位,通過不同延遲單元來實現(xiàn)不同梯度濾波,各信號端的濾波單元根據(jù)相位要求添加對應(yīng)的反相器。試驗樣品電路結(jié)構(gòu)原理,如圖1所示。
圖1中:D為數(shù)據(jù);CP為時鐘;CDN為復(fù)位信號。試驗樣品的詳細(xì)信息如表1所列。芯片I/O電壓為3.3 V,工作電壓為0.9 V。
表1 試驗樣品詳細(xì)信息Tab.1 Details of the test sample
單粒子效應(yīng)測試電路板原理如圖2所示。
電路板上的現(xiàn)場可編程的門陣列(field program gate array, FPGA)為測試器件和對比器件同時提供輸入測試激勵向量,測試中的設(shè)備(device under test, DUT)將2個器件的輸出信號再發(fā)回FPGA進(jìn)行實時比較,F(xiàn)PGA將比較后統(tǒng)計的錯誤數(shù)發(fā)回上位機(jī)(Upper computer)。
單粒子翻轉(zhuǎn)試驗測試流程,如圖3所示。將經(jīng)過4 000級觸發(fā)器的輸出結(jié)果與輸入信號比較,若結(jié)果不一致,則錯誤計數(shù)值加1后輸出。當(dāng)離子總注量達(dá)到1.0×107cm-2時停止輻射,試驗結(jié)束。
根據(jù)國內(nèi)現(xiàn)有的重離子輻射源條件,采用具有典型LET值的Cl,Ge離子進(jìn)行試驗,具體試驗參數(shù)及試驗條件如表2所列。
本文以不同濾波梯度的DFF在重離子輻射時的單粒子翻轉(zhuǎn)數(shù)為標(biāo)準(zhǔn),衡量不同SET濾波梯度的雙路濾波DICE加固DFF鏈對SEU的敏感度,進(jìn)而探究該加固結(jié)構(gòu)觸發(fā)器對SET進(jìn)行不同寬度濾波時的抗SEU加固效果。輸入模式為55是電路發(fā)生SEU最劣的模式,因此本文討論輸入模式為55時的試驗結(jié)果。
圖4和圖5為Cl、Ge離子輻射下,觸發(fā)器輸入模式為55,不同工作頻率時,數(shù)據(jù)端、時鐘端及復(fù)位端均對SET進(jìn)行不同梯度雙路濾波時的SEU數(shù)隨時間的變化關(guān)系。
由圖4可見, Cl離子輻射,工作頻率為1, 10, 100 MHz,濾波寬度為4τ, 2τ,τ時,加固觸發(fā)器電路的SEU數(shù)均為0??梢姡ぷ黝l率為1, 10, 100 MHz時,本文提出的加固觸發(fā)器電路均可完全抑制Cl離子輻射引發(fā)的SEU。
由圖5可見:當(dāng)Ge離子輻射,工作頻率為10 MHz,濾波寬度為4τ,2τ時,加固觸發(fā)器電路的SEU數(shù)均為0,加固觸發(fā)器電路可完全抑制Ge離子輻射引發(fā)的SEU;當(dāng)濾波寬度為τ時,加固觸發(fā)器電路出現(xiàn)2次SEU;當(dāng)工作頻率為100 MHz,濾波寬度為4τ時,加固觸發(fā)器電路的SEU數(shù)為0,濾波寬度為2τ,τ時,SEU數(shù)分別為2,8??梢?,當(dāng)工作頻率為10, 100 MHz,濾波寬度為4τ時,本文提出的加固觸發(fā)器可完全抑制Ge離子輻射引發(fā)的SEU。
表2 SEE試驗用重離子參數(shù)及試驗條件Tab.2 Parameters of ions and conditions for SEE test
圖6為Ge離子輻射,輸入模式為55,工作頻率不同時,各觸發(fā)器的SEU數(shù)。
由圖6可見:工作頻率為100 MHz時,加固觸發(fā)器SEU數(shù)隨濾波寬度的減小而增加;工作頻率為10 MHz,濾波寬度為4τ和2τ時,加固觸發(fā)器的SEU數(shù)相差僅為2,而濾波寬度為2τ和τ時,相差6。說明在加固觸發(fā)器電路中濾波寬度越接近最優(yōu)值,SEU數(shù)變化越緩慢。另外,當(dāng)濾波寬度為2τ,工作頻率為100 MHz時,加固觸發(fā)器發(fā)生SEU,而工作頻率為10 MHz時,加固觸發(fā)器不發(fā)生SEU,說明工作頻率會影響雙路濾波加固電路的抗SEU效果。因為工作頻率提高,周期變短,會增大SET被捕獲的概率,增大SEU發(fā)生的概率。由圖6還可見,與未加固觸發(fā)器相比,加固觸發(fā)器的SEU數(shù)降低了2個量級,可見本文抗SEU電路設(shè)計起到了非常好的加固作用。
本文設(shè)計了不同濾波梯度的雙路濾波結(jié)構(gòu)。試驗結(jié)果表明,該結(jié)構(gòu)對SEU加固效果的貢獻(xiàn)有2方面:一是雙路濾波的電路設(shè)計阻止了組合邏輯電路中SET脈沖傳播至DICE加固的DFF電路,實現(xiàn)了對整體電路SEU的過濾;二是不同濾波寬度對電路實現(xiàn)了不同程度的抗SEU加固效果。當(dāng)雙路濾波的電路結(jié)構(gòu)一定時,濾波寬度成為影響抗SEU加固效果的關(guān)鍵因素。工作頻率相同時,隨著濾波寬度增大,加固觸發(fā)器電路SET脈沖被全部濾除,說明對SET進(jìn)行濾波的濾波寬度越大時,該雙路濾波結(jié)構(gòu)抗SEU的加固效果越明顯。本文試驗中,Ge離子輻射,濾波寬度為4τ時,加固觸發(fā)器電路在2種工作頻率下均無SEU,說明Ge離子輻射時,3種濾波條件下,該加固觸發(fā)器對SET進(jìn)行濾波的最優(yōu)濾波寬度為4τ。
由圖4可見,Cl離子輻射,工作頻率為1,10,100 MHz,濾波寬度為τ,2τ,4τ時,加固觸發(fā)器均可完全抑制SEU。由于濾波寬度越大所需的版圖面積開銷也越大,如本文設(shè)計的濾波寬度為τ和4τ的延時單元,前者的版圖面積僅為后者的2/3,但實現(xiàn)了相同的SEU加固效果。故對本文設(shè)計雙路濾波的DICE加固電路,在Cl離子輻射時,對SET進(jìn)行濾波的最優(yōu)濾波寬度為τ。
Cl離子LET值為13.1 MeV·cm2·mg-1,Ge離子的LET值為37.3 MeV·cm2·mg-1,二者相差較大,為評估28 nm工藝下LET值對最優(yōu)濾波寬度的影響,比較了2種離子輻射時的最優(yōu)濾波寬度,如表3所列。由表3可見,對SET濾波的最優(yōu)濾波寬度隨粒子LET值的增加有增大的趨勢。在本文28 nm體硅工藝下雙路濾波的DICE加固電路結(jié)構(gòu)中,當(dāng)LET值增大約1.85倍時,最優(yōu)濾波寬度增加了3倍。因入射離子能量越大,LET值越大,在晶體管硅材料區(qū)域電離產(chǎn)生的電子-空穴對越多。因此,在組合邏輯電路中,SET脈沖的寬度就會變大。對于組合邏輯電路和DFF構(gòu)成的系統(tǒng),當(dāng)LET值增大時,輸入到DFF的SET脈沖變寬,故選擇濾波寬度更寬的電路結(jié)構(gòu)成為抗SEU加固的重要手段。
表3 輸入模式為55,不同LET值的離子輻射時,加固觸發(fā)器的最優(yōu)濾波寬度Tab.3 Input 55, the optimal filter width for ion radiation with different LET values
本文對28 nm工藝下,不同濾波梯度的雙路濾波DICE加固觸發(fā)器進(jìn)行了單粒子輻射試驗。試驗結(jié)果表明,該觸發(fā)器有很好的抗SEU加固效果,相同工作頻率下,濾波寬度越大,加固效果越顯著。當(dāng)LET值分別為13.1 MeV·cm2·mg-1和37.3 MeV·cm2·mg-1的Cl離子和Ge離子輻射時,分別以不同濾波寬度對SET進(jìn)行濾波,該加固觸發(fā)器電路可實現(xiàn)對SEU的完全抑制。研究結(jié)果表明,隨著工藝水平的提升,對電路進(jìn)行采用濾波結(jié)構(gòu)的加固設(shè)計,可有效抑制由SET導(dǎo)致的SEU,是一種有效的抗單粒子加固方法。本文研究結(jié)果可為設(shè)計電路時平衡加固效果和功耗面積等方面提供參考,在納米工藝集成電路的抗輻射加固設(shè)計技術(shù)開發(fā)方面具有借鑒意義。