30 nm PMOS器件總劑量輻照實驗與仿真

張宏濤，曹艷榮?，王 敏，任 晨，張龍濤,呂 玲，鄭雪峰，馬曉華

(1. 西安電子科技大學 機電工程學院；2. 寬禁帶半導體技術國家重點學科實驗室： 西安 710071)

當宇宙飛船等航天器在充斥著大量的質(zhì)子、電子與重離子等各種宇宙射線的宇宙環(huán)境中長期運行時，會受到輻照累積的影響，導致電子系統(tǒng)受到損傷乃至損壞，從而無法正常運轉(zhuǎn)，因此要求航天用芯片或器件具有優(yōu)良的抗輻照性能[1-4]。同時，具有高抗輻照性能的器件與芯片在地面上也有廣泛的應用，無論是用于放射治療的醫(yī)療儀器還是核工業(yè)中的電子儀器，均長期處于累積輻照環(huán)境中，受到大劑量的γ射線與中子的輻照[5-6]。在芯片的制備工藝中，離子注入、干法刻蝕和X-ray光刻等工藝均會引入輻照造成芯片損傷[7-9]。當主流芯片的MOSFET特征尺寸達到納米量級，還會引入一些新的輻照損傷機制。器件尺寸減小會導致柵氧化層厚度減薄，輻照在柵氧化層引入的缺陷減小，而在淺槽隔離區(qū)(shallow trench isolation,STI)的影響更嚴重?？紤]到STI電荷對器件特性的影響，原有的輻照退化理論需要修正。因此，探尋納米器件的輻照損傷機理，為輻照加固技術提供理論支撐尤為重要[10-11]。本文采用實驗與仿真相結(jié)合的方式，研究30 nm先進工藝的硅基MOSFET器件的輻照效應規(guī)律和物理機制。

1 PMOS器件仿真模擬

使用Silvaco TCAD軟件建立了PMOS器件3維仿真模型，如圖1所示。在STI氧化層與溝道界面及溝道與Si/SiO2界面處設置細化網(wǎng)格，網(wǎng)格尺寸為1 nm，其余為20 nm。為提高仿真運算速率，設置網(wǎng)格數(shù)不超過軟件的上限2 000[12]。該模型結(jié)合了表1所列的30 nm工藝PMOS器件仿真參數(shù)，通過不斷優(yōu)化調(diào)整使仿真中的器件模型盡可能地與真實器件一致，從而提高仿真的可信度。

表1 30 nm PMOS 器件仿真參數(shù)Tab.1 Structure parameters of 30 nm PMOS device in simulation

根據(jù)PMOS器件模型，仿真模擬得到30 nm PMOS器件線性轉(zhuǎn)移特性曲線，如圖2所示。由圖2可見，該曲線與實際PMOS器件測試的轉(zhuǎn)移曲線基本一致，證明本文建立的PMOS器件模型可仿真模擬實際器件。

采用加入電荷的方式模擬器件受γ射線輻照影響，通過輻照前后試驗數(shù)據(jù)提取電學參數(shù)的變化量，可表示為

(1)

其中：ΔS為亞閾擺幅;ΔDit為界面陷阱電荷變化量;q為電子電荷；Cox為柵氧化層電容。由式(1)可求得界面陷阱電荷變化量，亦可求得氧化層陷阱電荷變化量。加入相應電荷，輻照前后，30 nm PMOS器件線性轉(zhuǎn)移特性曲線，如圖3所示。

2 總劑量效應實驗

利用60Co作為輻照源，開展累積輻照總劑量為1 000 krad(Si)的總劑量效應實驗。實驗器件選擇在某商用工藝線流片的30 nm工藝PMOS器件，器件的柵介質(zhì)是HfO2與SiO2組成的高介電常數(shù)介質(zhì)，HfO2與SiO2的厚度分別為1.63，1.48 nm，同一器件經(jīng)多次重復測量，特性重復性較好，同一型號不同器件之間特性測試一致性較好，表明器件有穩(wěn)定的特性，能保證實驗的有效性和可靠性。為得到不同輻照總劑量下器件的退化數(shù)據(jù)，分別在輻照總劑量D為250，500，750，1 000 rad(Si)時，將器件從輻照源取出，對各個器件進行測試，得到不同劑量輻照下30nm PMOS器件線性轉(zhuǎn)移特性曲線，如圖4所示。

由圖4可見，器件線性轉(zhuǎn)移特性曲線隨著輻照的劑量增大負向漂移，表明器件在輻照過程中產(chǎn)生了均為正電的氧化層陷阱電荷與界面態(tài)陷阱電荷，使器件需要更大的負電壓才能抵消輻照引起的負漂移。采用固定漏電流法提取器件的閾值電壓，可表示為[13]

(2)

其中：W為柵寬；L為柵長；Vg為柵電壓；Id為漏電流,μA。由式(2)可知，該方法提取的閾值電壓由器件的尺寸決定。提取閾值電壓后，計算每個輻照階段與前一階段的閾值電壓差值可更清晰地了解每一階段陷阱電荷對器件閾值電壓的影響，閾值電壓變化量ΔVth隨輻照劑量的變化關系如圖5所示。

由圖5可見，閾值電壓負向漂移，且隨著輻照總劑量的增大，漂移量也在增大。2種陷阱電荷變化對器件的閾值電壓的影響可表示為[14-15]

(3)

其中：tox為氧化層厚度；ΔNot為氧化層陷阱電荷數(shù)密度變化量；ΔNit為界面陷阱電荷數(shù)密度變化量；ε0為自由空間的介電常數(shù)；εox為SiO2的介電常數(shù)。圖6 為STI區(qū)域陷阱電荷對器件影響示意圖。隨著器件尺寸縮小，柵寬縮小，柵氧化層厚度減小，柵氧化層能引入的陷阱電荷微乎其微，此時，STI區(qū)域引入的電荷逐漸起主要作用，靠近STI區(qū)域的寄生導電溝道也會引起器件退化。為體現(xiàn)STI區(qū)域的影響，引進不受柵控制而受STI控制的柵寬變化量ΔW，同時由于器件柵寬減小，ΔW/W增大，因此，ΔW的影響也不可忽略。

本文實驗的器件溝道長度僅為30 nm，由于溝道受STI區(qū)域陷阱電荷的影響，器件ΔW部分的長度不可忽略。對式(3)進行修正，得到

ΔVth,short=ΔVot+ΔVit=

(4)

式(4)考慮了器件ΔW部分，適用于器件溝道長度極短時閾值電壓的變化情況，因此，短溝道器件淺槽隔離區(qū)域的氧化層正電荷陷阱是造成器件退化的主要因素。

3 仿真與實驗結(jié)果的比對驗證

在圖1所示模型上修改得到僅有STI區(qū)域陷阱電荷的PMOS器件仿真模型，仿真得到閾值電壓隨輻照總劑量的變化關系，如圖7所示。

由圖7可見，僅加入STI區(qū)域陷阱電荷的閾值電壓與實驗測試的閾值電壓偏差小于-0.001 V，驗證了閾值電壓的退化原因主要是STI區(qū)域內(nèi)的陷阱電荷引起的，造成差值是因為500 krad(Si)總劑量輻照后產(chǎn)生了足夠多的界面態(tài)陷阱電荷，而仿真過程中忽略了這一影響因素。

4 結(jié)論

本文使用Silvaco TCAD軟件建立了γ射線總劑量效應退化模型，通過仿真驗證了30 nm工藝PMOS器件受總劑量效應的影響。并通過實驗驗證30 nm工藝PMOS器件的閾值電壓隨著輻照總劑量的增大而負向漂移。受器件STI氧化層陷阱電荷庫侖作用的影響，器件有效溝道長度減小。通過仿真與實驗比對，驗證了STI氧化層陷阱電荷是造成納米級PMOS器件在γ射線輻照下退化的主要因素。