基于運(yùn)算放大器的前置電路誤差分析及補(bǔ)償

劉 健，張衛(wèi)平，毛 鵬

（北方工業(yè)大學(xué)節(jié)能照明電源集成與制造北京市重點(diǎn)實(shí)驗(yàn)室，北京 100144）

在信號(hào)采集系統(tǒng)中,ADC 前置調(diào)理電路因?yàn)榫哂刑岣呦到y(tǒng)的信噪比和信號(hào)傳輸時(shí)抗干擾能力的作用，常常引入信號(hào)調(diào)理模塊對(duì)輸出或者輸入信號(hào)進(jìn)行調(diào)理,該電路性能的優(yōu)劣直接決定著整個(gè)系統(tǒng)的測(cè)量精度及穩(wěn)定性，因此被廣泛應(yīng)用于音頻功放、數(shù)模轉(zhuǎn)換器以及數(shù)字信號(hào)處理等多個(gè)領(lǐng)域[1-2]。采樣信號(hào)被送入調(diào)理電路之前要對(duì)其大小進(jìn)行調(diào)制、放大或衰減、濾波等，以便傳輸與處理，使其幅度接近ADC 的輸入量程最大值，以便ADC 的高分辨率性能被充分發(fā)揮。12 位、16 位ADC 數(shù)字芯片的最小分辨率分別為幾毫伏、幾納伏的微弱信號(hào)，如果ADC 輸入信號(hào)噪聲水平大于最小分辨率，量化后的信號(hào)就會(huì)存在偏差，因此必須保證信號(hào)調(diào)理電路的輸出信號(hào)足夠干凈，即噪聲幅值剛好下降到ADC 芯片的一個(gè)最低有效位(Least Significant Bit,LSB)內(nèi)。

大部分調(diào)理電路的核心是運(yùn)算放大器，實(shí)現(xiàn)設(shè)定的增益或阻抗匹配功能，現(xiàn)實(shí)中的運(yùn)算放大器都是非理想放大器，信號(hào)中混有各種噪聲[3]。該文前置運(yùn)算放大電路采用全差分設(shè)計(jì)，時(shí)域上分析放大器的失調(diào)電壓，頻域上分析交流電壓噪聲、電流噪聲和電阻熱噪聲（Johnson Noise）。目前抑制噪聲的方法有多種，如采用數(shù)字補(bǔ)償?shù)姆绞交蜻x用零漂移運(yùn)算放大器、金屬膜電阻、鉭電容等精度高、頻率響應(yīng)特性好的元器件，使用的這些器件，不僅增加了電路板面積，增加了損耗，降低了功率密度，還需要考慮電磁兼容問題。該文的調(diào)理電路通過等比例縮小電阻值和添加反饋電容限制帶寬的方法來減弱噪聲，具有延時(shí)短、可靠性高的優(yōu)點(diǎn)，在解決噪聲問題的同時(shí)，實(shí)現(xiàn)噪聲可控的效果，降低了設(shè)計(jì)的物料成本。

1 差動(dòng)運(yùn)放調(diào)理信號(hào)原理分析

前置調(diào)理電路不僅要求可以提取有用的信號(hào)，而且還能降低干擾信號(hào)，實(shí)現(xiàn)較好的THD 性能及噪聲特性，具有較寬的輸入輸出電壓范圍、高信噪比、高電源抑制率、高共模抑制比、高輸入阻抗和極低的輸出阻抗等特性，如圖1 所示為ADC 前置調(diào)理電路，采用全差分設(shè)計(jì)可以很好地滿足上述要求。

圖1 ADC前置調(diào)理電路

Vref是基準(zhǔn)電壓，R5為限流電阻，C1、C2、C3、C4為旁路電容，減少地噪聲對(duì)信號(hào)的干擾，C5的作用是作為一個(gè)電荷存儲(chǔ)器來為ADC 的輸入端提供足夠的電荷，此外，C5與R5的組合需要符合ADC 采樣時(shí)間常數(shù)的條件。

當(dāng)R4/R2=R3/R1，差分調(diào)理電路增益公式如下：

可知，調(diào)理電路的增益由R4和R2比值決定，如果輸入信號(hào)中混有噪聲，那么該噪聲經(jīng)過反饋回路后，被放大了(R4/R2)倍，引起信號(hào)失真，噪聲過大甚至使運(yùn)算放大器飽和。

2 直流誤差分析

2.1 非理想運(yùn)算放大器模型

將理想運(yùn)算放大器的輸入端短接，可得Vout=0，然而，由于硅晶片在生產(chǎn)過程中輸入端晶體管的固有失配，導(dǎo)致實(shí)際運(yùn)算放大器的Vout≠0[6]。如圖2 所示為非理想運(yùn)算放大器模型，IB+為同相端偏置電流，IB-為反相端偏置電流，失調(diào)電壓Vio，共模誤差Vic，電源誤差Vsupply等都是運(yùn)算放大器的直流誤差。

圖2 非理想運(yùn)算放大器模型

2.2 輸入失調(diào)電壓Vio 的誤差

查閱OPA192 運(yùn)算放大器的數(shù)據(jù)手冊(cè)得出各項(xiàng)性能參數(shù)[7]，如表1 所示。溫度、共模電壓、供電電源等變化都會(huì)造成輸出電壓的脈動(dòng)，把這些脈動(dòng)量在輸出端疊加后折合到輸入端，相當(dāng)于輸入端對(duì)輸出產(chǎn)生的影響，如果在運(yùn)算放大器輸入端串聯(lián)等大反向的電壓源，使得輸出信號(hào)為零或接近于零，即失調(diào)電壓得以校正。影響失調(diào)電壓因素主要包括如下4個(gè)方面。

表1 OPA192運(yùn)算放大器的性能參數(shù)

2.2.1 熱漂移

熱漂移是由運(yùn)放內(nèi)部晶體管差分結(jié)構(gòu)固有的失配以及輸入級(jí)兩部分之間的溫度梯度引起的。熱漂移VOS與溫度有關(guān)，可用溫度系數(shù)來表征[8]。利用溫度系數(shù)的平均值可以預(yù)估溫度不是25 ℃時(shí)的VOS值。假設(shè)運(yùn)算放大器在連續(xù)工作狀態(tài)下，熱阻損耗使溫度變化量：ΔT=100 ℃。代入表1 數(shù)據(jù)得：

2.2.2 共模抑制比（CMRR）

CMRR 定義為差模增益AD和共模增益AC的比值。從應(yīng)用的角度：CMRR 也可看作在輸出電壓不變的情況下共模輸入電壓VCM的變化引起輸入失調(diào)電壓ΔVOS的變化[9]。用式（2）表示：

由表1 可知CMRR=100 dB，共模輸入電壓為±12 V，在此不妨假設(shè)其波動(dòng)范圍為±5%(雖然是隨溫度變化，但是變化量很小，可忽略不計(jì))。

由定義可知，共模增益：

由式（2）可得

2.2.3 供電電源抑制比（PSSR）

如果將運(yùn)放的供電電壓Vcc變化給定的值ΔVS，那么就會(huì)改變內(nèi)部晶體管的靜態(tài)工作點(diǎn)，這通常會(huì)使VOS發(fā)生一個(gè)微小的變化。與CMRR 類似，可以用輸入失調(diào)電壓等效這種變化，如式（4）所示。

PSRR 也是隨溫度變化的，在此取近似值，供電電壓為±15 V，由表1 可知PSRR=100 dB,不妨假設(shè)其波動(dòng)范圍為±5%。

即：

由（4）式可得：

2.2.4 偏置電流IB+、IB-引起的誤差

因?yàn)檫\(yùn)算放大器輸入級(jí)的不對(duì)稱特性，所以IB+≠IB-。其差值IOS稱為輸入失調(diào)電流，兩個(gè)輸入端偏置電流的平均值為偏置電流。表1 給出IB典型值為5 pA（25 ℃）,IOS典型值為2 pA。這里不考慮失調(diào)電壓帶來的影響，電壓仍然滿足V+=V-的關(guān)系，只考慮由偏置電流和失調(diào)電流帶來的影響:

結(jié)合以上各式可得總失調(diào)電壓范圍:

綜上：對(duì)比溫漂、共模電壓、電源電壓、偏置電流引起失調(diào)電壓的大小，溫漂是影響直流誤差的主要因素，針對(duì)失調(diào)電壓，恒溫下可用帶正負(fù)電源的調(diào)零電路校正，如果溫差變化大，可外加溫度補(bǔ)償電路校正，這里不做贅述。

3 交流噪聲誤差分析

3.1 調(diào)理電路的熱噪聲分析

3.1.1 電阻熱噪聲模型分析

熱噪聲普遍存在于半導(dǎo)體器件中，電子器件導(dǎo)體內(nèi)部電子的無規(guī)則運(yùn)動(dòng)都會(huì)產(chǎn)生熱噪聲。圖3 為電阻等效熱噪聲模型。

圖3 電阻等效熱噪聲模型

電阻熱噪聲電壓的有效值表達(dá)式可用式（7）表示，其中K為玻爾茲曼常數(shù)1.38×10-23J/K，T為環(huán)境溫度（K），R為電阻值（Ω），Δf為帶寬（Hz）。

3.1.2 調(diào)理電路熱噪聲分析模型

熱噪聲普遍存在于電子電路中，與器件溫度密切相關(guān)，無法被消除。當(dāng)器件處于放大回路中，這種微弱噪聲信號(hào)將被放大。如圖4 所示，通過在理想無噪聲運(yùn)算放大器的同相輸入端串聯(lián)一個(gè)噪聲電壓源(en)，同相、反相輸入端到地分別串聯(lián)一個(gè)噪聲電流源(inn，inp)，來表征其內(nèi)部噪聲。En為運(yùn)算放大器等效輸入電壓噪聲作用下的輸出噪聲有效值，分別為4 個(gè)電阻熱噪聲的等效電壓源，R1、R2是輸入電阻，R3、R4是反饋電阻。

圖4 差分放大電路等效輸入噪聲模型

3.1.3 調(diào)理電路電阻熱噪聲分析

電阻熱噪聲在帶寬范圍內(nèi)由輸入端傳遞到輸出端,其幅值用等效電壓源的有效值表示：

差分運(yùn)算放大器電路固有噪聲分析：

3.2 調(diào)理電路的內(nèi)部噪聲分析

運(yùn)算放大內(nèi)部主要存在的噪聲有：散粒噪聲、爆裂噪聲、雪崩噪聲、熱噪聲、閃爍噪聲。OPA192 運(yùn)算放大器采用CMOS 工藝，前3 種噪聲在運(yùn)算放大器電路中通常沒有太大影響,可忽略不計(jì)[9]。

表2 OPA192噪聲頻譜密度規(guī)格

部分參數(shù)值可由如下公式求得：

由式（17）～（21）可得：

交流噪聲總誤差為：

3.3 仿真驗(yàn)證

圖5 為Pspice 噪聲仿真電路圖，使用Pspice(Cadence 16.6 版本)電子電路仿真軟件對(duì)交流噪聲進(jìn)行仿真分析。運(yùn)算放大器同相端的交流信號(hào)源V4等效為交流噪聲源，掃描頻率從0.1 Hz～10 MHz，其中噪聲帶寬為0.1 Hz～5.233 MHz。

圖5 Pspice噪聲仿真電路圖

圖6 仿真結(jié)果表明差放大電路具有優(yōu)異的低頻特性和直流特性。對(duì)比之后，仿真結(jié)果和實(shí)際計(jì)算總噪聲近似相等，驗(yàn)證了計(jì)算結(jié)果的準(zhǔn)確性。

圖6 交流噪聲仿真曲線圖

3.4 交流噪聲補(bǔ)償及分析

電阻值的大小對(duì)共模抑制比有影響，其關(guān)系如式（23）所示[15]，共模抑制比與R4/R2值成正比，與電阻的容差ε（電阻的容限值）成反比，所以在增益不變前提下，可以選用容差小的電阻提高共模抑制比，減小直流誤差。

電阻熱噪聲與電阻值的平方根成正比，在不改變運(yùn)算放大器增益的前提下，電阻值等比例縮小10倍，換為3 kΩ/1 kΩ 電阻進(jìn)行仿真分析，曲線如圖7 所示，對(duì)比之后發(fā)現(xiàn)，總噪聲為62.33 μV，相對(duì)于148.53 μV 縮小了58.13%。

圖7 交流噪聲仿真曲線圖

由式（17）可知帶寬和增益有關(guān)，當(dāng)增益一定時(shí)，添加1 nF 電容C1與R4并聯(lián)來限制噪聲帶寬，電路的環(huán)路增益?zhèn)鬟f函數(shù)如式（24），截止頻率f0與C1成反比例關(guān)系[16]。當(dāng)電阻為30 kΩ/10 kΩ、3 kΩ/1 kΩ，添加電容后，仿真頻帶從0.1 Hz～10 MHz 進(jìn)行，電路總噪聲分別減小了79.65%、64.37%。

式中，f0為噪聲截止頻率。

如果縮小10 倍電阻值為3 kΩ/1 kΩ，同時(shí)加反饋電容，0.1 Hz～10 MHz 帶寬范圍內(nèi)進(jìn)行仿真。電路總噪聲為22.21 μV，相對(duì)于無反饋電容，電阻30 kΩ/10 kΩ，總噪聲最低，減小了85.05%。

增益不變，無反饋電容情況下，電阻值越小，總噪聲越??；增益電阻值不變情況下，有反饋電容的總噪聲越小，因此，二者結(jié)合才能最優(yōu)化。

4 結(jié)論

運(yùn)算放大器的噪聲決定整個(gè)調(diào)理電路的靈敏度，該文從運(yùn)算放大器入手，詳細(xì)地分析了運(yùn)算放大器在信號(hào)調(diào)理電路的噪聲特性,指出了電路的結(jié)構(gòu)和各部分的元器件作用,建立了電路的交直流噪聲模型，對(duì)差分電路進(jìn)行噪聲分析，并通過Pspice16.6仿真軟件對(duì)噪聲結(jié)果進(jìn)行了驗(yàn)證，表明差分調(diào)理電路噪聲分析的正確性。為了使總噪聲最小，最后通過比例縮小電阻和添加電容二者結(jié)合的方法，分別降低系統(tǒng)熱噪聲、帶寬噪聲，使ADC 前置調(diào)理電路的總噪聲最小。該文對(duì)電子工程師研究運(yùn)算放大器的噪聲、控制噪聲的范圍、提高前置調(diào)理電路的信噪比具有一定的參考價(jià)值。