基于CMOS 高密度微電極陣列芯片的研究與設(shè)計(jì)

李丹鳳，高超嵩，孫向明

（華中師范大學(xué)物理科學(xué)與技術(shù)學(xué)院，湖北武漢 430079）

為了充分掌握大腦的意識(shí)活動(dòng)，科學(xué)家與工程師一直在尋找并探索意識(shí)活動(dòng)的起源與機(jī)制。神經(jīng)網(wǎng)絡(luò)的高度連通性和協(xié)調(diào)的電信號(hào)活動(dòng)被認(rèn)為是大腦能夠處理高度復(fù)雜信息的原因[1]。為了研究其工作機(jī)制，傳統(tǒng)采用光學(xué)儀器的檢測(cè)方式效果較差[2]。為了能夠深入的探索神經(jīng)信號(hào)的特性，科學(xué)家們研制出了多種技術(shù)，例如膜片鉗[3]、細(xì)胞染色技術(shù)[4]。隨著科學(xué)的發(fā)展，需要對(duì)神經(jīng)細(xì)胞進(jìn)行長(zhǎng)時(shí)間、無(wú)傷害以及多次多方面檢測(cè)時(shí)[5]，上述方案目前也難以解決。最近幾年，互補(bǔ)金屬氧化物半導(dǎo)體[6](Complementary Metal Oxide Semiconductor，CMOS)的提出，上述場(chǎng)景的實(shí)現(xiàn)變得可行化。將微電極陣列(Micro-Electrode Array，MEA)[7-11]用CMOS的形式實(shí)現(xiàn)，將電極與信號(hào)處理集成在一起，可以記錄神經(jīng)細(xì)胞的狀態(tài)以及信號(hào)的傳輸。

文中提出了一種檢測(cè)神經(jīng)信號(hào)的高密度微電極陣列芯片，用于活體組織或者體外培養(yǎng)的神經(jīng)組織刺激后，進(jìn)行信號(hào)的記錄。將非侵入性電極與模擬前端電路集成在一塊芯片上，有利于提高模擬-數(shù)字轉(zhuǎn)換等信號(hào)處理模塊的信噪比，有利于提高芯片移植入腦的可行性，使得神經(jīng)細(xì)胞信號(hào)的記錄更具真實(shí)性。

1 系統(tǒng)結(jié)構(gòu)

高密度微電極陣列（MEA）芯片結(jié)構(gòu)框圖如圖1所示，其主要是由16 384 個(gè)像素單元、Scan Module、Analog Buffer、偏置Bias Module 等部分組成。像素單元可以刺激測(cè)試細(xì)胞，使其產(chǎn)生電位變化，讀出其電位，并通過(guò)片內(nèi)集成的Scan Module、Analog Buffer 讀出電位信息。每個(gè)像素模擬輸出后接行開(kāi)關(guān)，一列像素最下端接列開(kāi)關(guān)，通過(guò)Rolling-Shutter 的讀出結(jié)構(gòu)，依次打開(kāi)一行像素，在該行開(kāi)關(guān)打開(kāi)時(shí)，依次打開(kāi)每一列的列開(kāi)關(guān)，依次將每個(gè)像素記錄電位信息發(fā)送至模擬驅(qū)動(dòng)電路，將像素中的模擬電壓值讀出至芯片外。

圖1 高密度微電極陣列芯片結(jié)構(gòu)框圖

2 電路設(shè)計(jì)

2.1 像素單元工作原理

高密度微電極陣列（MEA）芯片中單個(gè)像素的原理框圖如圖2 所示，其中包含電極（Topmetal）[12]、電荷靈敏放大器（CSA）[13]、傳輸門(mén)、兩級(jí)源跟隨電路、5bit SRAM 電路以及或門(mén)。電極用于收集電信號(hào)，收集的電荷量通過(guò)電荷靈敏放大器放大后輸出，經(jīng)兩級(jí)源跟隨后通過(guò)行列開(kāi)關(guān)控制輸出。SRAM 電路可控制傳輸門(mén)的通斷，以實(shí)現(xiàn)刺激與記錄電位兩種不同的工作模式：當(dāng)傳輸門(mén)全閉合時(shí)，運(yùn)放構(gòu)成源跟隨器，使得電極具有CSA_VREF 提供的電壓值，給測(cè)試細(xì)胞以電壓刺激；當(dāng)傳輸門(mén)打開(kāi)時(shí)，電路恢復(fù)成電荷靈敏放大器的模式，記錄測(cè)試細(xì)胞的電位，以此記錄測(cè)試細(xì)胞在電壓刺激下產(chǎn)生的電位變化。

圖2 單個(gè)像素的原理框圖

2.1.1 電 極

電極主要是通過(guò)將像素陣列中單個(gè)像素點(diǎn)上的中心金屬暴露出來(lái)形成的；電極與內(nèi)部電路相連，當(dāng)外部電荷發(fā)生變化時(shí)，電路會(huì)將該物理信號(hào)轉(zhuǎn)換成為電信號(hào)。裸露電極感應(yīng)到電信號(hào)后，通過(guò)電荷靈敏放大器將當(dāng)前的微弱信號(hào)進(jìn)行放大，得到脈沖信號(hào)，可通過(guò)緩沖器以模擬形式輸出至外部示波器進(jìn)行觀察，或可通過(guò)數(shù)字處理后輸入至FPGA 再進(jìn)行處理與分析。

2.1.2 電荷靈敏放大器（CSA）電路

電荷靈敏放大器（CSA）主要是運(yùn)用在高能物理離子探測(cè)器的過(guò)程中，粒子通過(guò)探測(cè)器產(chǎn)生電信號(hào)。其設(shè)計(jì)結(jié)構(gòu)如圖3 所示，主要組成部分是密勒積分器[14]，它擁有輸出電壓幅度穩(wěn)定、較高的信噪比等優(yōu)點(diǎn)。反饋電容Cf連接在放大器的輸入與輸出之間，從而構(gòu)成一個(gè)負(fù)反饋電路。Rf為反饋電阻，它不僅可以泄放Cf上積累的電荷（泄放時(shí)間常數(shù)τf=Cf×Rf），還可提供一個(gè)直流通路，從而使得CSA電路中運(yùn)放的靜態(tài)工作點(diǎn)保持穩(wěn)定。

圖3 電荷靈敏放大器的基本模型

其反饋電容Cf折合到輸入端，可由密勒效應(yīng)得到，總的輸入電容為：

輸入電壓幅度為：

輸出電壓幅度為：

當(dāng)A0足夠大時(shí)，使得：

則輸出幅度可以近似為：

從式（5）可知，當(dāng)A0Cf?Cin+Cf時(shí)，只要Cf是恒定的，不管Cin、A0是否穩(wěn)定，輸出電壓CSA_OUT與輸入電荷Q都成正比關(guān)系。而反饋電容Cf的改變同時(shí)對(duì)整體電路的靈敏性也發(fā)生變化，同時(shí)其容值的選取也與噪聲相關(guān)，容值小，噪聲小，若容值過(guò)小，則會(huì)影響輸出的穩(wěn)定性，所以綜合考慮，進(jìn)行折中選擇。

反饋電阻Rf主要是泄放積累在電容Cf上電荷量。由于需要較大的阻值，為防止像素面積過(guò)大，利用MOS 管的特性，使其工作在線性區(qū)充當(dāng)電阻的作用，其導(dǎo)通電阻為：

2.1.3 兩級(jí)源跟隨

像素的CSA 將電極收集的電荷轉(zhuǎn)換成模擬電壓后，需要通過(guò)外部的讀出電路進(jìn)行輸出的讀出。為了保證所有像素CSA 的輸出穩(wěn)定可靠，源跟隨電路是必不可少的。圖4 是源跟隨電路結(jié)構(gòu)圖。兩級(jí)源跟隨的設(shè)計(jì)方案采用經(jīng)典源跟隨電路結(jié)構(gòu)[15]：第一級(jí)為P管跟隨，其靜態(tài)工作電流利用像素陣列中的偏置電路使其靜態(tài)工作電流保持2 μA，從而可以提高CSA 輸出的穩(wěn)定性；第二級(jí)釆用N管跟隨，主要通過(guò)陣列中SCAN 模塊進(jìn)行控制，以保證讀出過(guò)程中能夠依次獨(dú)立地選擇到每一個(gè)像素，其工作電流通過(guò)陣列共享的N管電流鏡在芯片外部設(shè)置。從版圖中可以得出第二級(jí)的驅(qū)動(dòng)電路較多、金屬走線過(guò)長(zhǎng)，從而產(chǎn)生了大容量的負(fù)載工作電流，其相比第一級(jí)要大很多，當(dāng)前電路的典型值為20 μA。

圖4 源跟隨電路結(jié)構(gòu)圖

2.1.4 SRAM模塊

5-bit SRAM 存儲(chǔ)像素陣列的開(kāi)關(guān)數(shù)據(jù)。單個(gè)SRAM 單元采用6 管結(jié)構(gòu)，該結(jié)構(gòu)會(huì)增加電路中的靜態(tài)電流，SRAM 數(shù)據(jù)的寫(xiě)入控制通過(guò)WE 引腳進(jìn)行操作，當(dāng)WE 引腳為高時(shí)功能有效。SDRAM 只有當(dāng)陣列的行列選擇信號(hào)以及WE 使能有效時(shí)，SRAM 內(nèi)部數(shù)據(jù)才會(huì)被刷新，其時(shí)刻均保持原來(lái)數(shù)據(jù)不變。

在傳統(tǒng)6 管的結(jié)構(gòu)上，對(duì)存儲(chǔ)單元進(jìn)行了改進(jìn)，如圖5 所示，M6 的漏極不是直接連到SRAM_Q 上，而是通過(guò)晶體管M5 連接，晶體管M5 導(dǎo)通時(shí)，會(huì)切斷輸出信號(hào)SRAM_Q 和輸入信號(hào)D，避免寫(xiě)入存儲(chǔ)單元時(shí)，SRAM_Q 和D 之間的競(jìng)爭(zhēng)，這個(gè)存儲(chǔ)單元是在沒(méi)有讀取啟用的情況下設(shè)計(jì)的，是直接驅(qū)動(dòng)負(fù)載，當(dāng)M6 導(dǎo)通時(shí)，數(shù)據(jù)寫(xiě)入。

圖5 SRAM電路結(jié)構(gòu)圖

2.2 行列掃描模塊工作原理

高密度微電極陣列（MEA）芯片的像素是128行×128 列。行列掃描（Scan）模塊產(chǎn)生COL<0:127>,ROW<0:127>的開(kāi)關(guān)信號(hào)，掃描到某行某列時(shí)，輸出該像素內(nèi)的模擬信號(hào)。

Scan 模塊信號(hào)框圖如圖6 所示,“L”型放置于芯片的左下邊緣成半包圍的結(jié)構(gòu)。輸入端共有一個(gè)時(shí)鐘信號(hào)，3 個(gè)控制信號(hào)，輸出為1 位標(biāo)志位信號(hào)和行列掃描控制信號(hào)。時(shí)鐘信號(hào)CLK_S 頻率范圍在1～40 MHz 之間才能有效的驅(qū)動(dòng)該模塊，時(shí)鐘高電平為1.2 V，低電平為0 V；RST_S 為異步復(fù)位信號(hào)，高電位有效；START_S 為像素掃描起始信號(hào)，單脈沖高電位有效；SPEAK_S 為狀態(tài)切換信號(hào)，當(dāng)該信號(hào)為高電平時(shí)，為掃描狀態(tài)；低電平時(shí)，掃描停止在當(dāng)前像素。信號(hào)之間的時(shí)序如圖7 所示。

圖6 Scan模塊整體布局

圖7 Scan模塊時(shí)序圖

MARKER_A 為標(biāo)志信號(hào)，每次掃描到像素陣列的第一個(gè)像素時(shí)，輸出一個(gè)脈沖信號(hào)，寬度為一個(gè)時(shí)鐘周期，每出現(xiàn)一次該信號(hào)，說(shuō)明芯片掃描完成一幀。時(shí)序圖根據(jù)仿真結(jié)果計(jì)算得到，在實(shí)際測(cè)試過(guò)程中，復(fù)位信號(hào)可適當(dāng)增長(zhǎng)，START_S 和SPEAK_S信號(hào)也可在復(fù)位信號(hào)結(jié)束后幾個(gè)周期再啟動(dòng)，確保系統(tǒng)能夠正常工作。

3 版圖設(shè)計(jì)與仿真

3.1 電極的版圖結(jié)構(gòu)

單個(gè)像素電極的版圖結(jié)構(gòu)如圖8 所示，整體面積是36.5 μm×25.5 μm，其中，標(biāo)注1是保護(hù)環(huán)Guarding，與Topmetal 電極距離為3 μm（工藝允許的最小間距），環(huán)繞Topmetal 一圈，采用頂層金屬M(fèi)TT 層；標(biāo)注2 是Topmetal 電極，面積是21.4 μm×10.3 μm，為頂層金屬M(fèi)TT 層；標(biāo)注3 是電極開(kāi)窗，位于電極中心區(qū)域17.4 μm×6.3 μm 的部分，利用PA 層開(kāi)窗后形成的裸露電極，用來(lái)收集電荷。

圖8 單個(gè)像素電極版圖結(jié)構(gòu)

Guardring 與Topmetal 電極是彼此互不相關(guān)的，二者之間會(huì)產(chǎn)生電勢(shì)差，從而在電極周圍會(huì)形成一個(gè)電場(chǎng)，在電場(chǎng)的驅(qū)動(dòng)下，會(huì)將更多的電荷收集到像素點(diǎn)上，從而提高電荷收集效率以及信號(hào)變化強(qiáng)度。

3.2 電荷靈敏大器之反饋電容版圖結(jié)構(gòu)

由式（5）可知，反饋電容的值決定電荷靈敏放大器的靈敏度以及噪聲的大小，折中考慮后其容值選擇為10 fF。反饋電阻是用工作在線性區(qū)的MOS 管替代的，利用版圖中引伸出兩層金屬走線，層數(shù)之間增加一個(gè)10 fF的反饋電容，提高了靈敏度與信噪比。

對(duì)單個(gè)像素的版圖不斷寄生提取與優(yōu)化，從而提升CSA 的電路性能。反饋電容與反饋電阻部分版圖如圖9 所示。

圖9 反饋電容與反饋電阻部分版圖結(jié)構(gòu)

3.3 芯片的整體版圖結(jié)構(gòu)

該芯片采用的是華虹宏力CMOS 130 nm 工藝，版圖加上IOPAD 后的面積是5.8 mm × 4.2 mm，包含181 個(gè)引腳分布在芯片的四周，版圖如圖10 所示,并在圖中放大其中4 個(gè)像素。

圖10 高密度微電極陣列芯片整體版圖

3.4 仿真驗(yàn)證

利用Cadence、Spectre工具進(jìn)行后仿真驗(yàn)證，版圖的仿真波形如圖11所示。當(dāng)輸入的電荷數(shù)是1 K庫(kù)侖時(shí)，理論值的計(jì)算是16 mV，輸出的幅度是11.79 mV。且得到等效電荷噪聲ENC為27e-，上升時(shí)間為1 μs。

圖11 版圖的仿真波形

4 芯片電學(xué)測(cè)試

高密度微電極陣列芯片已完成流片工作，并已經(jīng)完成印制電路板（PCB）設(shè)計(jì)，且完成了芯片的性能測(cè)試，通過(guò)顯微鏡可以查看該芯片的外觀圖，如圖12所示。圖13為芯片測(cè)試框圖，信號(hào)源偽隨機(jī)碼序列[16]（PBRS）BERT 為芯片提供下降幅度為4 mV 的輸入信號(hào)，通過(guò)可編程邏輯器件，為芯片提供所需的參考電壓，示波器內(nèi)部是50 Ω的電阻?；诖?，觀察輸出信號(hào)，輸出信號(hào)如圖14 所示。

圖12 芯片在顯微鏡下的實(shí)物圖

圖13 芯片電學(xué)性能測(cè)試框圖

圖14 輸出信號(hào)結(jié)果圖

5 結(jié)論

該設(shè)計(jì)采用商用GSMCR CMOS 130 nm 工藝，設(shè)計(jì)了一款高密度微電極陣列芯片，后仿真結(jié)果表明，各項(xiàng)指標(biāo)均達(dá)到預(yù)期。等效電荷噪聲ENC 為27e-，上升時(shí)間為1 μs；像素面積為36.5 μm×25.5 μm。該芯片實(shí)現(xiàn)了16 384 個(gè)讀出通道的技術(shù)可行性，可用于高空間分辨率的神經(jīng)元網(wǎng)絡(luò)活動(dòng)記錄。文中設(shè)計(jì)的這款高密度微電極陣列芯片可以在不同波形、振幅和持續(xù)時(shí)間刺激的情況下測(cè)試細(xì)胞，并記錄其電位變化。通過(guò)細(xì)胞外記錄，評(píng)估體外細(xì)胞的行為，篩選藥物或檢測(cè)有害物質(zhì)。